PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-181974

(43) Date of publication of application: 21.07.1995

(51)Int.CI.

G10H 7/02 G10H 1/02

(21)Application number: 05-325266

(71)Applicant: YAMAHA CORP

(22)Date of filing:

22.12.1993


(72)Inventor: ICHIKI TETSUJI

(54) MUSICAL TONE GENERATION DEVICE

(57)Abstract:

PURPOSE: To provide a musical tone generation device which can generate a faithful musical tone for each channel even when one waveform memory is equipped with plural sound sources.

CONSTITUTION: A master-side sound source 8a and a slave-side sound source 8b generate address data on two points of waveform data to be read out by an address generation part 18 and supply them to one waveform memory 6. The waveform data on the two points are read out of the waveform 6 to the sound sources 8a and 8b respectively and supplied to external circuits 7a and 7b. The external circuits 7a and 7b replenish the data on the two points for the respective sound sources with the waveform data on the two points on the basis of past waveform data and supply waveform data on four point to the sound sources 8a and 8b. The sound sources 8a and 8b generate waveform data by performing four-point interpolation on the basis of the waveform data on the four points supplied from the



external circuit 7, give envelopes to the waveform data, and generate a musical tone by a sound system 10.

LEGAL STATUS

[Date of request for examination]

09.04.1997

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

2921376

[Date of registration]

30.04.1999

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2921376号

(45)発行日 平成11年(1999) 7月19日

(24) 登録日 平成11年(1999) 4月30日

(51) Int.Cl.⁶

G10H 7/02

酸別記号

FΙ

G10H 7/00

521T

521K

請求項の数3(全23頁)

(21)出願番号 特願平5-325266

(22)出願日

平成5年(1993)12月22日

(65)公開番号

特開平7-181974

(43)公開日

平成7年(1995)7月21日

審查請求日

平成9年(1997)4月9日

(73)特許権者 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72)発明者 市来 哲二

静岡県浜松市中沢町10番1号 ヤマハ株

式会社内

(74)代理人 弁理士 志賀 正武 (外2名)

審査官 千葉 輝久

(56)参考文献 特開 平4-60696 (JP, A)

(58) 調査した分野(Int.Cl.⁶ , DB名) G10H 7/02

(54) 【発明の名称】 楽音発生装置

1

(57)【特許請求の範囲】

【請求項1】 波形データを記憶する波形メモリと、 複数時分割チャンネル動作で前記波形メモリから波形デ ータを順次読み出すためのアドレスを発生するアドレス 発生手段と

前記時分割チャンネルの動作の所定のタイミングで読み出された前記波形データに基づいて複数時分割チャンネル分の楽音を生成する楽音生成手段とを備える楽音発生装置において、

前記楽音発生装置の構成に追加可能であって、前記波形 10 メモリと前記楽音生成手段との間に挿入可能で、前記波 形メモリから読み出された波形データを入力し、所定の 追加処理を施した後、前記楽音生成手段に処理済みの楽 音データを供給する追加処理手段と、

前記追加処理手段の追加時、前記追加処理手段にて生じ

2

る波形データの遅延時間分、前記アドレス発生手段のアドレスの出力タイミングを早める先出し制御手段とを具備することを特徴とする楽音発生装置。

【請求項2】 液形データを記憶する波形メモリと、複数時分割チャンネル毎にアドレスを生成し、該アドレスによって前記波形メモリから読み出された、各時分割チャンネル毎に n 個の波形データに基づいて複数時分割チャンネル分の楽音を生成する第1の楽音生成手段とを備える楽音発生装置において、

前記楽音発生装置の構成に追加可能であって、前記第1 の楽音生成手段とともに、前記波形メモリを共用する第2の楽音生成手段と、

前記第2の楽音生成手段を追加する際に追加され、波形 データを一時記憶するバッファであって、前記 n 個の波 形データのうち、前記波形メモリを前記第2の楽音生成

手段と時分割共用することによって読み出せなくなった 数の波形データを供給するバッファとを具備することを 特徴とする楽音発生装置。

【請求項3】 波形圧縮された圧縮波形データを記憶す る波形メモリを有し、発生すべき楽音の音高に応じて順 次変化する位相情報に基づいて、前記圧縮波形データを 伸張す<u>る</u>ことによって得られたN個の再生波形データを <u>補間するこ</u>とにより、第1乃至第Mの楽音を時分割に発 生するようにした楽音再生装置において、

過去に伸張された最新のN個の再生波形データを前記各 楽音毎に記憶可能な記憶手段と、

N個の再生波形データを記憶可能な第1乃至第3の一時 記憶手段と、

M個の時分割チャネルを有し、

(1) ある時分割チャネルにおいて、前記記憶手段に記 憶された第m(Ⅰ≦m≦M)の楽音についてのN個の再 生波形データを前記第1の一時記憶手段に記憶させ、

(2) 次の時分割チャネルにおいて、前記第1の一時記 憶手段に記憶された第mの楽音についてのN個の再生波 形データを前記第2の一時記憶手段に記憶させるととも 20 生じた。 に、該第2の一時記憶手段に記憶された再生波形データ を用いて前記位相情報に基づいて前記波形メモリに記憶 された圧縮波形データを伸張して再生波形データを得、 該再生波形データ及び前記第2の一時記憶手段に記憶さ れたN個の再生波形データを前記第3の一時記憶手段に 記憶させ、

(3) その次の時分割チャネルにおいて、前記第3の一 時記憶手段に記憶されたN個の再生波形データを前記第 mの楽音についての再生波形データとして前記記憶手段 に記憶させるものであって、上記(1)乃至(3)の処 理を前記第1万至第Mの楽音について並行して実行させ る制御手段とを具備することを特徴とする楽音発生装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、1つの波形メモリか ら読み出した波形データを複数の音源により発音する楽 音発生装置に関する。

[0002]

【従来の技術】従来より、楽音発生装置には、波形メモ 40 リに波形データを記憶しておき、発音指示があると、上 記波形データを所定の間隔で読み出し、該読み出した波 形データに従って音源により楽音波形を形成し、楽音と して発音するものが知られている。この楽音発生装置に おいて、上記波形データを波形メモリから所定の間隔で 読み出すということは、上記第1のサンプリング周波数 で標本化され、波形メモリに記憶された波形データを、 第2のサンプリング周波数に相当する速さで読み出すこ とである。したがって、上記波形データから第2のサン

し、所望する波形データを得る必要がある。上記離散信 号の推定は、上記波形メモリから連続する複数の波形デ ータを読み出し、これら波形データを補間することによ り求められる。

[0003]

【発明が解決しようとする課題】ところで、上述した従 来の楽音発生装置において、1つの波形メモリを1つの 音源で用いる場合には、時分割の各1チャンネルにつ き、4タイムスロットで4回のアドレッシングを行って 4点分の波形データを読み出し、これら4点分の波形デ ータに対して補間(4点補間)を行えばよい。

【0004】しかしながら、多チャンネル発音を行なう ために、1つの波形メモリを2つの音源で共有するよう にした場合には、半分の2タイムスロット内に、1つの 波形メモリから各音源に対する波形データを読み出す必 要がある。この場合、時分割処理により波形データを読 み出したとしても、各音源には2点分の波形データしか 読み出せない。したがって、各音源では、2点補間しか できなくなり、忠実な再生ができなくなるという問題が

【0005】この発明は上述した事情に鑑みてなされた もので、音源を増設しても、各チャンネルにおいて忠実 な楽音を発音できる楽音発生装置を提供することを目的 としている。

[0006]

【課題を解決するための手段】上述した問題点を解決す るために、請求項1記載の発明では、波形データを記憶 する波形メモリと、複数時分割チャンネル動作で前記波 形メモリから波形データを順次読み出すためのアドレス を発生するアドレス発生手段と、前記時分割チャンネル の動作の所定のタイミングで読み出された前記波形デー タに基づいて複数時分割チャンネル分の楽音を生成する 楽音生成手段とを備える楽音発生装置において、前記楽 音発生装置の構成に追加可能であって、前記波形メモリ と前記楽音生成手段との間に挿入可能で、前記波形メモ リから読み出された波形データを入力し、所定の追加処 理を施した後、前記楽音生成手段に処理済みの楽音デー タを供給する追加処理手段と、前記追加処理手段の追加 時、前記追加処理手段にて生じる波形データの遅延時間 分、前記アトレス発生手段のアドレスの出力タイミング を早める先出し制御手段とを具備することを特徴とす

[0007]

【0008】また、請求項2記載の発明では、波形デー タを記憶する波形メモリと、複数時分割チャンネル毎に アドレスを生成し、該アドレスによって前記波形メモリ から読み出された、各時分割チャンネル毎にn個の波形 データに基づいて複数時分割チャンネル分の楽音を生成 する第1の楽音生成手段とを備える楽音発生装置におい フリング周波数で標本化されるべき離散信号を順次推定 50 て、前記楽音発生装置の構成に追加可能であって、前記

第1の楽音生成手段とともに、前記波形メモリを共用する第2の楽音生成手段と、前記第2の楽音生成手段を追加する際に追加され、波形データを一時記憶するバッファであって、前記n個の波形データのうち、前記波形メモリを前記第2の楽音生成手段と時分割共用することによって読み出せなくなった数の波形データを供給するバッファとを具備することを特徴とする。

【0009】また、<u>請求項3</u>記載の発明では、<u>液形圧縮された圧縮液形データを記憶する液形メモリを有し、発生すべき楽音の音高に応じて順次変化する位相情報に基</u>10づいて、前記圧縮液形データを伸張することによって得られたN個の再生液形データを補間することにより、第1乃至第Mの楽音を時分割に発生するようにした楽音再生装置において、過去に伸張された最新のN個の再生液形データを前記各楽音毎に記憶可能な記憶手段と、N個の再生液形データを記憶可能な第1乃至第3の一時記憶手段と、M個の時分割チャネルを有し、(1)ある時分割チャネルにおいて、前記記憶手段に記憶された第m(1≦m≦M)の楽音についてのN個の再生液形データを前記第1の一時記憶手段に記憶させ、(2)次の時分20

(1≦m≦M)の楽音についてのN個の再生液形データを前記第1の一時記憶手段に記憶させ、(2)次の時分割チャネルにおいて、前記第1の一時記憶手段に記憶された第mの楽音についてのN個の再生液形データを前記第2の一時記憶手段に記憶させるとともに、該第2の一時記憶手段に記憶された再生液形データを用いて前記位相情報に基づいて前記液形メモリに記憶された圧縮液形データを伸張して再生液形データを得、該再生液形データ及び前記第2の一時記憶手段に記憶されたN個の再生波形データを前記第3の一時記憶手段に記憶させ、

(3)その次の時分割チャネルにおいて、前記第3の一時記憶手段に記憶されたN個の再生波形データを前記第mの楽音についての再生波形データとして前記記憶手段に記憶させる、ものであって、上記(1)乃至(3)の処理を前記第1乃至第Mの楽音について並行して実行させる制御手段とを具備することを特徴とする。

[0010]

【作用】請求項1記載の発明によれば、波形メモリと楽音生成手段との間に、波形メモリから読み出された波形データを入力し、所定の追加処理を施した後、楽音生成手段に処理済みの楽音データを供給する追加処理手段を追加挿入すると、先出し制御手段が、追加処理手段にて生じる波形データの遅延時間分、アドレス発生手段のアドレスの出力タイミングを早める。

[0011]

【0012】また、<u>請求項2</u>記載の発明によれば、第1の楽音生成手段とともに、波形メモリを共用する第2の楽音生成手段とともに追加されるバッファに波形データを一時記憶することによって、n個の波形データのうち、波形メモリを第2の楽音生成手段と時分割共用することによって読み出せなくなった数の波形データを供給する。

【0013】また、請求項3記載の発明によれば、第1 ~第Mの楽音について並行して、(1)ある時分割チャネルにおいて、記憶手段に記憶された第mの楽音についてのN個の再生液形データが第1の一時記憶手段に記憶され、(2)次の時分割チャネルにおいて、第1の一時記憶手段に記憶された第mの楽音についてのN個の再生液形データが第2の一時記憶手段に記憶されるとともに、第2の一時記憶手段に記憶された再生液形データを用いて波形メモリに記憶された圧縮液形データが伸張されて再生液形データが獲得され、再生液形データが第3の一時記憶手段に記憶されたN個の再生液形データが第3の一時記憶手段に記憶され、(3)その次の時分割チャネルにおいて、第3の一時記憶手段に記憶されたN個の再生液形データが第mの楽音についての再生液形データが第mの楽音についての再生液形データとして記憶手段に記憶される。

6

 $\{0014\}$

【実施例】次に図面を参照してこの発明の実施例につい て説明する。

(1)全体構成

図」はこの発明の一実施例の構成を示すプロック図である。図において、1は鍵盤であり、白鍵および黒鍵からなり、各鍵の押離鍵を検出し、その状態を制御部3へ供給する。また、2は音色スイッチであり、楽音発生装置の操作パネル上へ設けられ、発音すべき楽音の音色が設定され、該設定された音色の情報は上記制御部3へ供給される。制御部3は、所定のプログラムにより楽音発生装置の各部を制御するものであって、例えば、マイクロコンピュータ等により構成される。

【0015】次に、外付け指示部4は、後述する外付け回路7が装着されると、外付け指示信号OPを音源に出力する。上記外付け指示信号OPは、外付け回路7が装着されていないときのみ「0」となり、外付け回路7が装着されているときには、「1」、「2」もしくは「3」の値をとる。「1」のときには外付け回路にて1チャンネル分の遅延が生じ、「2」のときには2チャンネル分の遅延が生じ、さらに、「3」のときには3チャンネル分の遅延が生じることを示している。すなわち、外付け指示部4の出力する外付け指示信号OPは、アドレス発生部18が波形メモリにアドレスを出力してから、そのアドレスに応じた波形データが外付け回路を通って補間部19に入力するまでの外付け回路7における時間遅れに対応して設定される。

【0016】次に、2チップ指示部5は、音源8が2チップ装着されたときに「1」となるチップ信号C2と、マスターとなる音源(以下の説明では8aとする)に「1」、スレープとなる音源(以下の説明では8bとする)に「0」となるマスター信号MCを音源8a,8bおよび外付け回路7に出力する。

【0017】波形メモリ6には、圧縮された波形デー 50 タ、および圧縮されていない波形データ(以下、非圧縮 7

データという)が格納されている。なお、波形データの 格納の方式については後述する。上記波形メモリ6は、 音源8から供給されるアドレスデータに従って、所定の 波形データを外付け回路7へ出力する。なお、外付け回 路7が装着されていない場合には、直接、音源8の補間 部19へ出力する。外付け回路7は、波形メモリ6と音 源8との間に、着脱可能に設けられる回路であり、チッ プ信号C2、マスター信号MCに応じて、波形データを 選択した後、該波形データを音源8から供給されるイン クリメント信号 INCに応じて復調した後、音源8へ所 10 定のタイミングで供給する。なお、ここでいう「着脱可 能」の意味は、外付け回路7が波形メモリ6と補間部1 9との間に挿入された構成と、挿入されない構成との両 方が同一の音源で選択可能であるということである。

【0018】次に、音源8は、時分割32チャンネル動 作により、共通の回路で32個の独立した楽音を順次生 成する音源であり、上記アドレスデータを生成するとと もに、上記波形メモリ6から供給される波形データに対 して、補間、エンベローブ付与、アナログ変換等を施し た後、サウンドシステム10へ供給する。サウンドシス 20 テム10は音源8から供給される楽音信号をスピーカ等 によって楽音として発音する。

【0019】(2)音源の構成

次に、上述した音源8の詳細な構成について同図1を参 照して説明する。音源8は、インターフェース11、時 分割制御されるレジスタ群12、アドレス発生部18、 補間部19、エンベロープ発生部20、エンベローブ乗 算部21(以上、音源構成要素11~12は複数チャン ネル時分割動作を行ない、時分割で複数の独立した楽音 を生成する。)、チャンネル累算部22、およびデジタ ルーアナログ・コンバータ (以下、DACと呼ぶ) 23 から構成されている。インターフェース11は、制御部 3から供給される各種データを受け、所定の制御信号と して、時分割制御されるレジスタ群12の各々に供給す る。DACにおけるデジタルアナログ変換のサンプリン グ周波数は50KH2であり、32の時分割チャンネル はそれを32分割した32×50K=1.6MHzで動 作している。

【0020】上記レジスタ群12としては、それぞれ、 各時分割チャンネル毎に、独立に押鍵を検出した際にノ ートオン信号NONを生成し、各部へ供給するノートオ ン生成部13、2点補間もしくは4点補間のいずれかを 指示する補間制御信号P2、読み出す波形が圧縮波形で あるか、非圧縮波形であるかを指示する圧縮信号COM Pを出力する復調制御部14と、波形データ読み出しの ためのアドレス制御信号ADDCを出力するアドレス制 御部15と、上記波形データの先頭アドレスを指示する。 先頭アトレス制御信号TADDCを出力する先頭アドレ ス制御部16と、波形データに所定のエンペローフを付

8

ンベロープ発生制御部17とがある。

【0021】上記復調制御部14は、上述した外付け指 示信号〇Pの指示する遅延分早いタイミングで、上記圧 縮信号COMPを外付け回路7およびアドレス発生部1 8へ供給し、補間制御信号P2をアドレス発生部18 へ、また、補間制御信号P2を標準のタイミングで補間 部19へ供給する。圧縮信号COMPは、例えば、圧縮 波形データを読み出す場合には「1」となり、非圧縮デ ータを読み出す場合には「0」となる。また、補間制御 信号P2は、2点補間の場合に「1」となり、4点補間 の場合に「O」となる。ここで、圧縮信号COMPおよ び補間制御信号P2は共に各時分割チャンネル毎に独立 に制御部3により設定されたデータである。

【0022】次に、アドレス発生部18は、アドレス制 御信号ADDCおよび先頭アドレス制御信号TADD C、外付け指示信号OP、チップ信号C2、マスター信 号MCに応じて、アドレスデータADDを生成し、該ア ドレスデータADDを外付け指示信号OPの指示する遅 延分早いタイミングで波形メモリ6へ供給するととも に、インクリメント信号INC、信号ODDを外付け回 路7へ供給し、さらに、アドレス小数部を標準のタイミ ングで補間部19へ供給する。

【0023】補間部19は、補間制御信号P2、外付け 指示信号OP、チップ信号C2、マスター信号MCに応 じて、波形メモリ6からの波形データをアドレス小数部 により補間し、所定の読み出しサイクルに応じた波形デ ータとし、これをエンベロープ発生乗算部21へ出力す る。また、エンベローブ発生部20は、エンベローブ制 御信号EV1に応じて、32チャンネル分のエンベロー ブ信号EV2を生成し、該エンバローブ信号EV2を上 記エンベローブ乗算部21へ出力する。

【0024】エンベローブ乗算部21は、時分割で順次 入力する32チャンネル分の波形データに、対応するエ ンベローブ信号を付与した後、これを順次チャンネル累 算部22へ出力する。チェンネル累算部22は順次供給 される32チャンネル分の波形データを累算(ミキシン グ)して、サンプリング周波数50KHzの1波の波形 データとしてDAC23へ出力する。DAC23は、上 記波形データをアナログ信号の楽音信号に変換した後、 前述したサウンドシステム10へ出力するようになって いる。

【0025】(3)音源と外付け回路との構成例 ここで、上述した外付け回路7、音源8および波形メモ リ6の配設関係と、外付け指示信号OP、チップ信号C 2、マスター信号MCとの関係について図2を参照して 説明する。図2(a)は、1つの波形メモリ6に1つの 音源8を用いた場合の構成を示すプロック図であり、従 来と同様の構成となっている。各発音チャンネル毎に4 スロット使用できるので、4点補間で、32チャンネル 与するためのエンベロープ制御信号EV1を生成するエ 50 の発音が可能である。この場合、本実施例では、外付け 指示信号OPは「0」、チップ信号C 2は「0」、マスター信号MCは「1」となる。次に、図2(b)では、1つの波形メモリ6を2つの音源8a、8bが共有する構成となっている。2つの音源で波形メモリのアクセス時間を分け合い、各チャンネル当り2スロットしか使用できないので、2点補間になってしまうが、64チャンネルの発音が可能である。この場合、マスターとなる音源8aにおける外付け指示信号OPは「0」、チップ信号C 2は「1」、マスター信号MCは「1」となる音源8bにおける外付け指示信号OPは「0」、チップ信号C 2は「1」、マスター信号MCは「0」となる。

【0026】次に、図2(c)では、1つの波形メモリ 6に対して1つの音源8が対応しており、かつ、外付け 回路7が介挿された構成となっている。この場合、4点 補間で、32チャンネルの発音が可能であるとともに、 圧縮波形および非圧縮波形の再生が可能である。この場 台、外付け指示信号OPは「1」、チップ信号C2は 「()」、そして、マスター信号MCは「1」となる。た だし、圧縮波形については、再生ピッチが元のピッチの 20 4倍以上に制限される。そして、最後に、図2(d)で は、1つの波形メモリ6を2つの音源8a、8bで共有 するとともに、各音源との間に外付け回路7a,7bが 介挿された構成となっている。この場合、読み出しは、 各チャンネル当り2スロットであるが、4点補間が可能 で、64チャンネルの発音になる。ただし、圧縮波形、 非圧縮波形とも、4点補間が可能なのは、再生ビッチが 元のピッチの2倍までであり、それ以上の再生ピッチに ついては、信号P2により2点補間を行なうように制御 する。また、この時も、圧縮波形の再生ピッチの上限 は、元ピッチの4倍である。マスターとなる音源8aに おける外付け指示信号OPは「2」、チップ信号C2は 「1」、マスター信号MCは「1」となり、スレーブと なる音源8 hにおける外付け指示信号〇Pは「2」、チ ップ信号C2は「1」、そして、マスター信号MCは 「0」となる。

【0027】(4)アドレス発生部の構成

次に、前述したアドレス発生部18の構成について図3を参照して説明する。図3は本実施例におけるアドレス発生部18の一構成を示すプロック図である。図におい 40 て、30は、Fナンバ発生器であり、各時分割チャンネルのピッチデータに従って、発音すべき楽音のピッチに応じたFナンバを順次発生し、該Fナンバの整数部を全加算器31および半加算器33へ供給し、同Fナンバの小数部を全加算器32へ供給する。全加算器31および全加算器32は、後述するアドレスRAM38から順次供給される各時分割チャンネルのアドレスデータ(整数部、小数部)に上記Fナンバ(整数部、小数部)を加算することにより、アドレスデータをピッチに応じたステップで更新する。 50

【0028】また、全加算器32のキャリー(桁上げ)は全加算器31へ供給されるとともに、上記半加算器33へ供給されるようになっている。これら全加算器31、32によって更新されたアドレスデータ(整数部、小数部)は、アドレス制御部34へ供給される。アドレス制御部34は、図1に示すアドレス制御レジスタ15から供給されるアドレス制御データに従って、アタック波形1回読み後ループ波形繰返し読みや、複数ループ波形順次繰返し読み等の波形読み出し順序の制御を行なう10とともに、ドナンバに基づくアドレスデータをアドレスRAM38のデータ入力端へ供給する。

10

【0029】一方、チャンネルカウンタ35は、時分割チャンネルをカウントし、該カウント値を全加算器37の一方の入力端へ供給する。また、オフセット発生器36は、「0」、「1」、「2」、「3」、「4」のいずれの値をとるオフセット値を発生し、上記全加算器37の他方の入力端へ供給する。全加算器37は、上記カウント値とオフセット値を加算し、これをアドレスとしてアドレスRAM38へ供給する。

20 【0030】アドレスRAM38には、上記アドレスが供給されるタイミングに応じて、各時分割4チャンネルを4つに分けたスロット単位の時分割で、データ入力端DIへ供給されるアドレスデータが上記アドレスに書き込まれるとともに、上記アドレスに格納されているアドレスデータが読み出されてデータ出力端DOから出力される。該アドレスデータ(整数部、小数部)は、アドレス更新のためのスロットでは、ラッチ回路39を介して前述した全加算器31、32へ供給されるとともに、そのアドレス整数部はラッチ回路45を介して加算器47の一方の入力端へ供給され、そのアドレス小数部は、液形読み出しアドレス供給のための読み出しスロットで、ラッチ回路46を介して図1に示す補間部19へ供給される。

[0031] ここで、本実施例のアドレス発生における時分割処理について図4を参照して説明する。図4はアドレス発生のタミングを説明するためのタイムチャートである。上述したように、本実施例では、各チャンネルを4つのタイムスロットに分割して処理を行なうようになっており、上記チャンネルカウンタ35のカウント値と上記オフセット発生器36のオフセット値とによって、どのチャンネルにおける処理を行なっているかを指定するようになっている。

(0032)図4において、最上部の帯が時間軸上のチャンネルを示しており、符号iがチャンネル番号となる。図では、iチャンネルを現在のチャンネルとして、それより過去のチャンネルを負の添え字で示し、先のチャンネルを正の添え字で示している。各チャンネルは、次段に示すように、4つのタイムスロットTI~T4に分割されており、タイムスロットTI~T4の各々にお50いて、アドレスRAM38に対するアドレスデータの読

み出し、書き込みが行なわれる。

【0033】まず、第1のタイムスロットT1では、チャンネルカウンタ35のカウント値とオフセット値との加算値、すなわち全加算器37の出力値を読み出しアドレスとして、アドレスRAM38からアドレス整数部および小数部が読み出され、ラッチ回路39にラッチされる。このタイムスロットT1におけるオフセット値は、本実施例では、常時、「+4」であり、4チャンネル分先のチャンネルにおけるアドレス整数部が読み込まれることを意味している。言換えると、iチャンネルの処理において読み出される。

【0034】次に、第2のタイムスロットT2では、チ ャンネルカウンタ35のカウント値とオフセット値との 加算値を読み出しアドレスとして、アドレスRAM38 からアドレス整数部が読み出され、ラッチ回路45にラ ッチされる。このタイムスロットT2におけるオフセッ ト値は、外付け回路7の有無に応じて異なる値をとり、 外付け回路7が装着されていない場合には「()」とな り、外付け回路7が装着されている場合には、外付け回 20 路7の処理速度に応じて、「+1」、「+2」、または 「+3」のいずれかの値をとる。なお、本実施例では、 前述したように、外付け指示信号OPによって外付け回 路7の有無を区別しており、上記オフセット値は、外付 け指示信号OPが「0」の場合に「0」となり、外付け 指示信号OPが「2」の場合に「+2」となるようにし ており、「+1」および「+3」の値を用いる外付け回 路7の例は開示しないが、内部処理に応じて「+ 1」や 「+3」およびその他の信号OPの値が必要となる外付 け回路7も容易に考えられる。

【0035】次に、第3のタイムスロットT3では、チ ャンネルカウンタ35のカウント値とオフセット値との 加算値を読み出しアドレスとして、アドレスRAM38 からアドレス小数部を読み出して、ラッチ回路46にラ ッチする。このタイムスロットT3におけるオフセット 値は、本実施例では、常時「0」であり、現時点のチャ ンネルにおけるアドレス小数部を出力することを意味し ている。また、第4のタイムスロットT4では、チャン ネルカウンタ35のカウント値とオフセット値との加算 値を書込みアドレスとして、全加算器31,32および アドレス制御部34により更新されたアドレスデータが 書込まれる。このタイムスロットT4におけるオフセッ ト値は、第1のタイムスロットと同様に常時「-4」で あり、常に4チャンネル分先のチャンネルにおけるアド レスデータを読み出し、更新されたアトレスデータか新 データとして書き込まれる。

【 0 0 3 6 】したがって、外付け回路7が装着されていない場合には、例えば、 i チャンネルに注目すると、該チャンネルのアドレステータは、 4 チャンネル分過去の (i 4) チャンネルのタイムスロットT1 において読 50

み出され、更新されたアドレスデータがT4において書込まれる。そのアドレス整数部は、iチャンネルの第2のタイムスロットT2で順次出力され、そのアドレス小数部はiチャンネルの第3のタイムスロットT3から順次出力される。これに対して、外付け回路7が装着され、信号OPに「2」が設定されている場合には、iチャンネルのアドレスデータは、4チャンネル分過去の(i-4)チャンネルにおいて更新され、そのアドレス整数部は2チャンネル過去の(i-2)チャンネルの第3のタイムスロットT3から順次出力される。このように、外付け回路7が装着され、信号OPに「2」が設定されている場合には、2チャンネル分前の(i-2)チャンネルにおいて、アドレス整数部が出力されることになる。

12

【0037】次に、図3に説明を戻すと、半加算器33は、Fナンバ発生器30が出力するFナンバの整数部と、更新されるアドレスデータの小数部のキャリー(桁上げ)とを加算し、最大値を「4」とするアドレス進み量△1を算出し、遅延回路40へ供給する。遅延回路40には、外付け指示信号OPが供給されており、該外付け指示信号OPに応じて遅延時間を調整し、適切なタイミングで上記アドレス進み量△1を後段のインクリメント信号発生部41と戻り量発生部42とへ供給する。該遅延回路40は、外付け回路7の有無に応じて、アドレスRAM38からアドレスデータの整数部が出力され、ラッチ回路45にラッチされるタイミングと、上記アドレス補正値の出力タイミングとを一致させるためのものである。

30 【0038】上記インクリメト信号発生器41は、アドレス進み量△Iに応じて、4ビットのシリアルデータからなるインクリメト信号INC1、INC2、INC3、INC4を発生し、これを外付け回路7に設けられた復調回路64へ供給する。このインクリメント信号INC1、INC2、INC3、INC4は、再生すべき圧縮波形データの数に一致したパルス信号であり、上記復調回路は該インクリメント信号INCi(i=1,2,3,4)のパルスに従って、復調動作を行なうようになっている。

 $\{0039\}$ 例えば、アドレス進み量 Δ I が「0」の場合にはインクリメント信号 I N C I N C 4の全てが 0」となり、 Δ I が「1」の場合にはインクメント信号 I N C I N C I N C I N C I N C I N C I N C I N C I N C I N C I N C I N C I N C I N C I N C I N C I N C I N I

○ しとなり、△Ⅰが「4」の場合にはインクリメント

信号INC1~INC4の全てが「1」となる。

【0040】圧縮波形を再生する際のアドレス進み量△ 上および INC信号について説明したが、続いて、非圧 縮波形再生の場合について説明する。この場合、波形が 圧縮されていないので外付け回路7の機能のうち、圧縮 波形のデコード機能は必要がなく、補間のための過去サ ンプルを供給する機能のみ使用される。この機能が利用 されるのは、2音源構成(チップ信号C2が「1」)、 かつ、外付け回路7付き(信号OPが「0」でない)、 かつ、4点補間(信号P2が「0」)が選択されている 10 時分割チャンネルの場合であるが、その時は、上述した 圧縮波形を再生する場合と同じ具合でアドレス進み量△ 上および INC信号が発生する。

【0041】その他の場合についてであるが、一番わか りやすいのは外付け回路7なし(信号OPが「O」)の 場合であり、この時にはアドレス進み量△ⅠおよびⅠN C信号は使用されないのでどのようになっていてもよ い。一方、外付け回路7付き(信号OPが「O」でな い)で、残る1音源構成(チップ信号C2が「0」)、 または、4点補間(信号P2が「0」)が選択されてい。 る時分割チャンネルの場合であるが、この時は、外付け 回路7が装着されているものの、その回路の機能は必要 としないので、波形メモリから読みだされた波形が所定 の時間遅れのみを伴って外付け回路7からそのまま出力 されるように制御すればよい。即ち、INC信号につい ては、アドレス進み量△Ⅰの値にかかわらず、そのアク セス期間(1音源構成の時、全4スロット。2音源構成 の時、信号MCに応じた前半または後半の2スロッ ト。) において無条件にパルスを発生させ、そのスロッ トで読まれた波形を外付け回路7に取り込ませる。 【0042】また、戻り量発生部42は、上記アドレス 進み量△Ⅰに「-Ⅰ」を乗算した後、「Ⅰ」を加算し て、この結果をセレクタ43へ供給する。したがって、 戻り量発生部42からは「1」、「0」、「-1」、 「-2」、「-3」のいずれかの値が戻り量として出力

で、この結果をセレクタ43へ供給する。したかって、 戻り量発生部42からは「1」、「0」、「-1」、 「-2」、「-3」のいずれかの値が戻り質として出力 される。上記セレクタ43には、上記戻り量発生部42 の出力以外に「-3」、「-2」なる一定値が供給され ており、セレクタ43は、2点補間信号P2およびチップ信号C2に応じて、上記戻り量発生部42から供給される値か、または「-2」、あるいは「-3」のいずれ 40 かを選択的にピット拡大部44へ供給する。

【0043】3つの入力のうち、戻り量発生部の発生する戻り量は、外付け回路7の機能を使用する場合に選択される。即ち、外付け回路7付き(信号OPが「0」でない)で、圧縮波形を再生中の発音チャンネル(信号COMPが「1」)の場合、もしくは2音源構成(チップ信号C2が「1」)、かつ、外付け回路7付き(信号OPが「0」でない)、かつ、4点補間(信号P2が「0」)が選択されている時分割チャンネルの場合である。アドレス進み量△Ⅰは、ラッチ回路45にラッチさ 50

れた各時分割チャンネルのアドレス整数部が(4チャンネル時間前の)対応するアドレス更新演算でいくつ進んだかを示しており、一方、戻り量は、ラッチ回路45にラッチされた該アドレス整数部を、その時進んだ中の1つめのアドレスに戻すための引き算値として、戻り量((-1)*△Ⅰ+1)を発生している。

14

【0044】一方、残りの「-2」および「-3」の一定値の入力は、外付け回路7の機能を使用しない場合(つまり、上記使用する場合以外の場合)に選択される。さらに、この2つの値のうち、「-2」が選ばれるのはその時分割チャンネルにて2点補間を行っている場合(信号P2が「1」)であり、「-3」が選択されるのは4点補間を行っている場合(P2が「0」)である。この「-2」と「-3」の値は、それぞれ、2点補間および4点補間による補間サンブルのラッチ回路45にラッチされたアドレス整数部に対する相対位置を、外付け回路7を使用する場合の4点補間による補間サンブルの場合と同じにするための値である。

【0045】先に、16ビットの非圧縮波形データおよ び16ピットの波形を8ピットに圧縮した圧縮波形デー タを記憶する波形メモリ6の記憶フォーマットについて 説明しておく。波形メモリ6の出力データ幅は16ビッ トであり、非圧縮波形データは1アドレス1サンプルで 順次記憶されている。一方、圧縮波形データの記憶形式 は図6のようになっており、順次連続する8ビットの圧 縮波形サンブルのうち、偶数番目の8 ビットサンブルと それに続く奇数番目の8ビットサンプルが、それぞれ1 6ビットデータの下位8ビットおよび上位8ビットとし て結合され、得られた16ビットデータが波形メモリ6 の各アドレスに順次記憶されている。16ビットから8 ビットへの圧縮には、2次のLPC方式もしくはDPC M方式が使われており、順次供給される圧縮波形デコー 下のためには、過去の圧縮波形サンプルのデコードされ た再生サンプルが必要である。つまり、圧縮波形のデコ ード再生においてはサンブルを飛び越すことは許されな いわけであり、本実施例では1音源構成の場合1時分割 チャンネルごとに最大4つの圧縮波形サンプルまで、2 音源構成では最大3サンプルまで、しかデコードできな いので、圧縮波形を再生する時分割チャンネルについて は上述したFナンバの値は、それぞれ、場合毎に「4」 以下、および「3」以下に制限される。なお、アドレス RAM38中のアドレスのうち、圧縮波形を読みだして いる時分割チャンネルのアドレスの値は波形メモリの各 アドレスではなく、読出す圧縮波形の各サンブルの番号 (図6における円で囲んだ数字、0、1、2、・・・ ・)を示しており、従って、波形メモリの読み出しアド

レスは、RAM38中のアドレスが「2」進む毎に「1」進む。その詳細は、シフトダウン部48とともに後で説明する。

- 【0046】図3に示すラッチ回路45から出力される

の場合、補間のためには連続する2サンブルが必要で、 液形メモリ6から順次読みだされた連続する2サンブル の間で直線補間が行われる。この時の2サンブルとしては、4点補間の場合の連続する4サンブルのうちの真中の2つを使用したほうがよい。なぜならば、4点補間の場合に補間されるサンブルの位置は該真中の2サンブルの間であり、その4点補間で得られる補間サンブルに対して2点補間の際の補間サンブルの位相をあわせるため、2点補間の際の補間サンブルで行うようにする。 2点補間の場合、補間カウンタ49は「0」、「1」」を発生するので、セレクタ43で「-2」を選択すると、その2つの加算値を総合すると「-2」、「-1」となり、それが実現する。位相をあわせる理由は、波形を4

16

【0049】ビット数拡大部44は、セレクタ43の出力する各種データ(4ビット程度)のビット数を加算器47における演算ビット数(16~20ビット程度)まで符号拡張する回路である。

点補間にするか2点補間にするかでサンブルの位置が変

わるため、例えば2波形を混合する場合等に、波形の補

間方法を切り換えたことで音色が大きく変化してしまう

のを防ぐためである。

【0050】このように、加算器47において補正されたアドレス整数部の最下位ビット(1ビット)は信号ODDとして外付け回路7へ供給され、そのビットも含む全ビットがシフトダウン部48へ供給される。上記信号ODDは、16ビット長の被形メモリ6から8ビットの圧縮波形データを取り出す際、下位8ビットから取り出すか、上位8ビットから取り出すかを指示する信号である。シフトダウン部48は、圧縮信号COMPが「1」の場合に、アドレスデータを1ビットシフトダウンして加算器50へ供給する。

【0051】圧縮液形が読みだされる時分割チャンネルでは、加算回路47の出力するアドレス整数部がシフトダウン部48において1ビットシフトダウンされる。該シフトダウンにより、ラッチ回路45や加算器47におけるアドレスが「2」進む毎に「1」進むアドレスが生成されシフトダウン部48から出力される。すなわち、圧縮波形の各サンブル番号を示すアドレスは、シフトダウン部48において、波形メモリ6を読み出すためのアドレスに変換されるわけである。

【0052】また、補間カウンタ49は、4点分の波形データ(補間データ)を順次読み出すため、もしくは2つの音源に対して各々2点分の波形データを順次読み出すために、アドレスを進めるためのカウンタであり、音源が1チッフのとき、「0」、「1」、「2」、「3」なる値を1チャンネルの4スロット内において順次、加算器50へ供給し、音源が2チップのとき、「0」、「1」、「0」、「1」なる値を同4スロット内におい

1」、「U」、「1」なる値を同4人ロット内において順次、加算器50へ供給する。

【0053】上記加算器50は、上記アドレスデータに

アドレス整数部は、読出す波形データの最終アドレスを 指示するようになっている(ただし、2点補間について だけは、補間の位相をあわせる関係で例外的にそうなっ ていない)。すなわち、ある時分割チャンネルのアドレ スがラッチ回路45にラッチされて、波形メモリ6の読 み出しが行われた後では、該ラッチされたアドレス以前 に記憶されているサンブルは既に最低1回読みだされ再 生されている。上述したように、圧縮波形をデコードす るためには過去にデコードされたサンプルが必要なわけ であるが、この場合、アドレスRAM38中の各時分割 チャンネルのアドレスは、その対応する読み出しデコー ドが行われた後の時点において、既にデコード再生し終 わっているサンプルの最終アドレスを示しているので、 その次のアドレス更新時の同発音チャンネルの処理で は、更新前のアドレスの1つ後のアドレスの圧縮波形サ ンプルから更新後のアドレスの圧縮波形サンプルまでを 1つずつ順次読みだしてデコードすればよい。半加算器 33の出力するアドレス進み量△Ⅰは、このアドレス更 新において同発音チャンネルのアドレスの整数部がいく つ進んだかを示しており、その更新後の読み出しにおい てデコードすべき圧縮波形のサンプル数に対応してい る。アドレス進み量△Ⅰに応じて、ⅠNC発生器41は デコードするサンブル数 (非圧縮波形については更新す るサンプル数)のパルスをインクリメント信号として発 生し、一方、戻り量発生部42は、ラッチ回路45にラ ッチされた該更新後のアドレスの整数部を、加算器47 にて上述した更新前のアドレスの1つ後のアドレスに戻 すための、戻り量を発生している。なお、圧縮波形にお ける補間は、ラッチ回路45にラッチされたアドレスか ら前方向に4つ分の連続する4サンブルについて行わ れ、補間サンブルの位置はその2つめと3つめのサンブ

【0047】次に、非圧縮波形で4点補間する場合にセレクタ43の選択する 1-3」の値について説明する。この場合、加算器47の出力するアドレスを該4サンプルの最初のサンブルのアドレスとして、後述する補助カウンタ49および加算器50の働きにより、4点補間に必要な連続する4サンブルを1時分割チャンネルの4スロットで順次読出す。ラッチ回路45にラッチされたアドレス整数部と補間サンブル位置の関係を、圧縮波形に 40おける4点補間と同じにするためには、ラッチ回路45の該アドレス整数部を該4サンブルの4番目のサンブルのアドレスになるようにすればよい。後述する補間カウンタ49の発生する値が「0」、「1」、「2」、

ルの間である。

「3」であるので、加算器 47 における加算値を「-3」とすれば、加算器 50 における補間カウンタの出力値と総合して、「-3」、「-2」、「-1」、「0」となり、それが実現する。

【0048】一方、非圧縮波形2点補間の時分割チャンネルでは、セレクタ43にて 2」が選択される。こ 50

スタートアドレスを加算するとともに、上記補間カウン タ49から各時分割チャンネルの4つのスロットのタイ ミングで供給される「0」、「1」、「2」、「3」 (もしくは「0」、「1」、「0」、「1」) なる値を 加算し、4点分のアドレスデータを順次作成してゲート 回路51へ供給する。ゲート回路51は、上記4点分の アドレスデータの出力タイミングを制御するもので、音 源が1チップの場合には常時、開状態となり、音源が2 チップの場合には、マスタ側の音源に対してはアドレス データの前半の2タイムスロットだけが開状態となり、 スレーブ側の音源に対してはアドレスデータの後半の2 タイムスロットだけが開状態となる。したがって、波形 メモリ6のアクセス時間、すなわち各4チャンネル毎の 全4スロットのうち、前半の2スロットをマスター側 が、後半の2スロットをスレーブ側の音源が使用する。 このようにして得られたアドレスデータは波形メモリ6 へ供給される。波形メモリ6からは、上記アドレスデー タに応じて波形データが読み出され、外付け回路7へ供 給される。

【0054】(5)外付け回路の構成

次に、外付け回路7について図5を参照して説明する。 図5は外付け回路7の構成を示すブロック図である。図 において、遅延回路55は、波形メモリ6から読み出さ れた波形データ(16ビット)を1タイムスロット分遅 延し、遅延回路56へ供給するとともに、セレクタ57 の一方の入力端へ供給する。遅延回路56は、上記遅延 回路55が出力する波形データ(4点分)を2タイムス ロット分遅延し、上記セレクタ57の他方の入力端へ順 次供給する。

【0055】セレクタ57は、通常、遅延回路56の出 カーすなわち2タイムスロット分(遅延回路55の遅延 を合せて3タイムスロット分)遅延した波形データ(4 点分)を後段へ順次出力し、2チップの音源を用いる場 台には、スレーーブ側の外付け回路7にて、遅延回路5 5の出力、すなわち1タイムスロット分遅延した波形デ ータ(4点分)を後段へ順次出力する。これは、2チッ プの音源を用いる場合には、マスター側の外付け回路は 4点分の波形データのうち、前半の2点(1.) 11を 用い、スレーブ側の外付け回路は4点分の波形データの タイムスロット分遅れて供給される後半の2点(11 1. 1V)を用いるためである。そこで、セレクタ57 は、4タイムスロットのうち、前半の2タイムスロット を用いるマスター側では、遅延回路56によって遅延さ れた波形データを出力し、後半の2タイムスロットを用 いるスレーブ側では遅延回路55の出力する波形データ を出力するようになっている。

【0056】次に、セレクタ58は、セレクタ57から 直接供給される波形データの上位8ビット、または下位

1によって1タイムスロット分遅延された波形データの 上位8ビットまたは下位8ビットを、最終的な波形デー タの下位8ビットとして選択的に出力するようになって

18

【0057】ここで、セレクタ58の出力選択について 図7を参照して説明する。図7は16ピット長の波形メ モリ6から各時分割チャンネルにおいて8ビットの圧縮 波形データを読み出す際の動作を説明するための図であ る。図7(a)に示すように、16ビット長の波形メモ 10 り6には、前述したように、各アドレスの下位8ビッ ト、上位8ビット毎に、8ビットに圧縮された圧縮波形 データが順次格納されている。波形メモリ6は、供給さ れるアドレスに従って、16ビット長の波形データ(2 つの圧縮波形データを含む)を順次出力する。したがっ て、この波形メモリ6から、図7(b)に示すような8 ビットの圧縮波形データを順番に取り出すためには、上 記16ピット長の波形データを所定のタイミングで振分 ける必要がある。すなわち、図5に示すセレクタ58に は、同一タイミングで第1および第2の圧縮波形データ (16ビット)が供給されるので、信号〇DDが「〇」 のとき、すなわちデコードすべき最初の圧縮サンブルが 最初の読み出しデータの下位8ビットに入っている場合 は、当該時分割チャンネルの第1スロットで第1の圧縮 波形データを出力するには入力端Aに直接供給される下 位8ビットのデータを出力すればよい。

【0058】次に、第2スロットで第2の圧縮波形デー タを出力するには、1タイムスロット分遅延された同一 の読み出しデータの上位8ビットのデータを出力すれば よい。したがって、入力端Dに供給される、遅延回路5 30 9が出力する1タイムスロット分遅延された上位8ビッ トのデータを出力すればよい。次に、第3の圧縮波形デ ータは、波形メモリから2番目に読み出された読み出し データの下位8ビットに入っているので、該データを出 力するには、第3スロットで1タイムスロット分遅延さ れた下位8ビットのデータ、すなわち遅延回路60から 入力端Cに供給される下位8ビットのデータを出力すれ ばよい。さらに、第4の圧縮波形データを出力するに は、第4スロットで2タイムスロット分遅延された上位 8ビットのデータ、すなわち遅延回路61から入力端日 うち、前半の2点が供給されるタイミングに対して、2 40 に供給される上位8ビットのデータを出力すればよい。 【0059】これに対して、信号ODDが「1」のと き、すなわちデコードすべき最初の圧縮サンプルが最初 の読み出しデータの上位8ビットに入っている場合に は、セレクタ58は、図7(c)の右側に示すように、 各時分割チャンネルの第1~第4のスロットにおいて、</br> 入力端B、A、D、Cの順で順次出力すればよい。ま た、圧縮されていない波形データを読み出す場合には、 ゲート回路62を開状態として、セレクタ57から出力 される上位8ビットのデータを後段へ出力するととも 8ビットのいずれか、もしくは遅延回路59、60、6 50 に、セレクタ58によって入力端Aに供給される下位8

ビットのデータを後段へ出力すればよい。この選択により、セレクタ57の出力で上位8ビット、下位8ビットに分離されたデータがノンリニア拡張部63の直前で再び16ビットに合成される。セレクタ58から出力された圧縮波形データもしくは非圧縮波形データは、ノンリニア拡張部63へ供給される。なお、該波形データは、圧縮波形データの場合には、セレクタが出力する8ビットデータであり、非圧縮波形データの場合には、当然、ゲート回路62を介して供給される上位8ビットを加えた16ビットデータとなる。

【0060】次に、ノンリニア拡張部63は、圧縮信号 COMPが「1」、すなわち圧縮波形サンブルが供給さ れた場合には、上記8ビットの圧縮波形データをログ (対数値)からリニア(直線値)へ伸張するとともに、 符号を拡張して16ビット長の波形データに変換した 後、復調回路64へ供給する。つまり、前述した2次の LPCまたはDPCMによる圧縮に加えて、その2次の LPCまたはDPCMで生成された残差波形がさらにリ ニア→対数変換されて、波形メモリ6に記憶する8ビッ トの圧縮波形になっているわけである。一方、圧縮信号 COMPが「0」の場合には、供給される16ビットの 非圧縮波形データをそのまま復調回路64へ供給する。 【0061】復調回路64の内部では、供給される圧縮 波形データと、前回復調した波形データとに基づいて、 波形データを復調するようになっている。特に、2次の LPCによる圧縮波形データの場合には、差分データ (圧縮データ)が入力されると、1サンプリング周期 (=32チャンネル分の時間)分遅延された復調波形デ ータと、2サンプリング周期分遅延された復調波形デー タとに係数AO, A1を乗算した後、該乗算結果を上記差 30 分データに加算することによって、波形データを復調す るようになっている。

【0062】(6)復調回路の構成

ここで、上記復調回路64について図8を参照して説明 する。図8は復調回路の一構成例を示すブロック図であ る。図において、バッファRAM70には、所定のタイ ミングで、入力端DIに供給される、復調された各チャ ンネルの4点分の波形データが格納されるとともに、格 納された4点分の波形データが順次読み出されて、図示 するラッチ回路71,72,73,74へ供給される。 ラッチ回路71には1サンプリング周期前の波形データ が供給され、順次、ラッチ回路72には2サンプリング 周期前の波形データ、ラッチ回路73には3サンフリン グ周期前の波形データ、そして、ラッチ回路74には、 最も古い4サンプリング周期前の波形データが供給され る。つまり、各チャンネル毎の過去に復調された4点分 の波形データがラッチ71~74に順次ラッチされる。 ラッチ回路71~74は、各々、供給される波形データ を一旦保持し、セレクタ75~78の第1の入力端へ供 給する。

【0063】また、上記バッファRAM70の読み出しアドレス、および書き込みアドレスは、チャンネルカウンタ80、遅延回路81、およびセレクタ82により生成される。チャンネルカウンタ80は、所定のタイミングで「1」、「2」、…なるチャンネルを指示するカウント値を生成し、セレクタ82の一方の入力端と遅延回路81は、上記カウント値を8スロット分(=2チャンネル分)遅延して、セレクタ82の他方の入力端へ供給する。また、セレクタ82は、チャンネルカウンタ80から直接供給されるカウント値を、読み出しアドレスとしてバッファRAM70へ供給する一方、遅延回路81から供給される8スロット分遅延されたカウント値を書き込みアドレスとしてバッファRAM70へ供給する。

20

【0064】セレクタ75~78は、遅延回路83、8 4,85,86を介して縦続接続されており、前述した インクリメント信号INCの第1~第3スロットのバル スに応じて、3つの入力端に供給されるデータのいずれ かを選択的に後段の遅延回路へ出力するようになってい 20 る。また、セレクタ75, 76の出力は、各々、遅延回 路83.84とともに乗算器87.88にも供給されて いる。乗算器87、88には、各々、LPC復調係数A 。, A₁が供給されており、上記セレクタ75,76の出 力にこれらLPC復調係数A。, A1を乗算して、加算器 89へ供給する。加算器89は、乗算器87,88の出 カデータを加算して、予測データとしてゲート回路90 へ供給する。ゲート回路90は、圧縮信号COMPが 「1」のときにのみ開状態となり、加算器89の出力を 加算器91の一方の入力端へ供給する。該加算器91の 他方の入力端には、前述したノンリニア拡張部63から 出力される波形データが供給されており、加算器91 は、元となる波形データと予測データとを加算し、遅延 回路92へ供給する。遅延回路92は、上記加算された 波形データを1タイムスロット分遅延させた後、上述し たセレクタ75の第2の入力端へ供給する。

【0065】また、上記遅延回路83~76の出力は、各々、次段のセレクタの第2の入力端および前段のセレクタの第3の入力端れよび前段のセレクタの第3の入力端、および次段のセレクタの第2の入力端、および次段のセレクタの第2の入力端へ供給されるようになっている。図面上段に示されるセレクタ93、94、95、96は、上述した下段のセレクタ75~78と同様に、遅延回路97、98、99、100を介して縦続接続されており、前述したインクリメント信号1NCの第4スロットのハルスに応じて、およびその後の順次送り動作で3つの入力端に供給されるデータのいずれかを選択的に後段の遅延回路へ出力するようになっている。遅延回路97~100の出力は、各々、次段のセレクタの第1の入力端へ供給されるようになっている。また、最終段の遅延回路100の出力は、バッファRAM70へ前述した

タイミングで書き込まれるとともに、図1に示す補間部 19へ出力される。

【0066】(7)補間部の構成

次に、前述した補間部19の構成について図9を参照し て説明する。図9は本実施例における補間部19の一構 成を示すブロック図である。図において、アドレス発生 部18から出力されるアドレス小数部は、減算器102 の一方の入力端、ビット反転器104、およびセレクタ 105の第3の入力端へ供給されている。補間カウンタ 101は、本実施例では、「1」, 「2」, 「3」, 「4」なる循環数列を生成し、これを所定のタイミング で減算器102の他方の入力端へ供給する。上記「1」 ~「4」の数値は、4点分の波形データの各々に対応し て出力されるようになっている。減算器102は、上記 「1」~「4」の各値からアドレス小数部を减算し、こ れを係数メモリ103へ供給する。係数メモリ103に は、図10(a)に示す補間係数が記憶されており、減 算器102から供給される値に応じた補間係数をセレク タ105の第1の入力端へ供給する。

【0067】また、ビット反転器104は、上記アドレス小数部をビット単位で反転し、これをセレクタ105の第2の入力端へ供給する。セレクタ105は、2点補間信号P2およびマスター信号MCの値に応じて、第1~第3の入力端のいずれかに供給されたデータを乗算器107の一方の入力端へ供給する。4点補間の場合には、2点補間信号P2が「0」となり、この場合、セレクタ105は、係数メモリ103から供給される補間係数を出力する。

【0068】また、2つの音源構成で、各音源にて2点補間する場合には、2点補間する時分割チャンネル内において、2点補間信号P2は常時「1」となり、マスター信号MCが「1」の場合は前半の2スロット分の波形データの入力タイミングを用い、「0」の場合は後半の2スロット分の波形データの入力タイミングを用いる。この場合、セレクタ105は、前半および後半、各々の2点分の波形データに同期して、順次、ビット反転器104から供給されるビット反転されたアドレス小数部、直接供給されるアドレス小数部を乗算器107へ出力する。この操作により、図10(b)に示す2点補間時の係数が乗算器107に供給される。

【0069】遅延回路106は、各タイムスロット毎に供給される波形データを順次遅延し、上記乗算器107へ出力する。乗算器107は、各波形データに、対応するデータ(係数、反転されたアドレス小数部、もしくはアドレス小数部)を乗算し、補間累算器108へ供給する。補間累算器108は波形データを累算した後、各時分割チャンネル毎に、得られた補間サンプルを1つ、図」に示すエンベロープ乗算部21へ出力するようになっている。

(0070)(8)動作の説明

次に、上述した本実施例の楽音発生装置の動作について図11および図12を参照して説明する。演奏者が音色スイッチ2によって音色を設定し、鍵盤により演奏を行なうと、演奏に応じたキーコード、タッチ等の演奏情報が制御部3に供給される。そして、制御部3によって、インターフェース11を介して、各種情報がレジスタ群12へ供給される。レジスタ群12の各々は、音源の数、外付け回路の有無に応じて、前述した各種信号を各部へ供給する。なお、音色設定や、鍵盤の操作による演奏については各ケースにおける共通の操作として以下ではその説明を省略する。また、以下では、図2(a)~(d)に示す構成を、各々、ケースA、B、C、Dとして説明する。

22

[0071] (8-1) ケースA

まず、図2(a)に示すように、外付け回路7を装着せず、かつ、1つの音源8で発音する場合について説明する。この場合には、外付け指示信号OP=0、チップ信号C2=0、およびマスター信号MC=1となり、楽音の発音は、4点補間で、32チャンネル分の発音が行なわれる。また、この場合には、圧縮波形は用いられない。

【0072】アドレス発生部18では、オフセット発生部36に供給される外付け指示信号OPが「0」となるため、タイムスロットT1~T4において出力されるオフセット値は、順次、「+4」、「0」、「0」、「+4」となる。したがって、アドレスRAM38においては、タイムスロットT1において、4チャンネル分先のチャンネルのアドレスデータがアドレスRAM38から読み出され、出力端DOからラッチ回路39へ出力され ラッチされる(図4の「外付け回路が装着されていない場合」を参昭)。

【0073】次に、タイムスロットT2,T3において は、オフセット値が「①」であるため、自身のチャンネ ルのアドレスデータがアドレスRAM38から読み出さ れて、アドレス整数部がラッチ回路45にラッチされ、 アドレス小数部がラッチ回路46にラッチされる。この タイムスロットT2, T3の間に、タイムスロットT1 においてラッチ回路39にラッチされた、4チャンネル 分先のアドレスデータは、そのアドレス整数部が全加算 40 器31へ供給され、アドレス小数部が全加算器32へ供 給される。そして、Fナンパ発生部30からピッチデー タに従って読み出されたFナンバと加算されて更新さ れ、アドレス制御部34へ供給される。アドレス制御部 34では、更新されたアドレスデータ(整数部、小数 部)に対し、アドレス制御データに従って、ループ読み の処理等の所定の処理が行なわれた後、アドレスRAM 38の人力端D!へ供給される。

(0074) そして、タイムスロットT4において、アドレス制御部34から供給された、更新されたアドレスディながアドレスPAM28の4手によう場合体のエー

50 データがアドレスRAM38の4チャンネル分先のチャ

ンネルに相当するアドレスに格納される。すなわち、こ の場合には、各チャンネルのアドレスデータの更新は、 4 チャンネル分未来のチャンネル処理におけるタイムス ロットT1、T4で行なわれ、各チャンネルのアドレス データは該当チャンネル処理におけるタイムスロットT 2. T3で出力される。アドレスデータの整数部はラッ チ回路45を経て加算器47へ供給される。

【0075】一方、この場合、チップ信号C2および2 点補間信号P2は共に「0」であるため、セレクタ43 からは「-3」が出力され、ビット拡大部44において 10 ビットが伸張された後、加算器47へ供給される。アド レス整数部には、上記加算器47においてアドレス補正 値が加算される。補正されたアドレス整数部は、シフト ダウン部48に供給される。非圧縮波形データを読み出 す場合であり、圧縮信号COMPは「O」となるので、 シフトダウン部48にてシフトダウンされずに、そのま ま加算器50へ供給される。

【0076】加算器50で、シフトダウン部48から出 力されたアドレス整数部に、スタートアドレスと補間カ ウンタ49からの補間カウント値とが加算された後、ゲー ート回路51へ供給される。この場合、4点補間である ため、補間カウンタ49からは、1時分割チャンネルの 各タイムスロット毎に、「0」、「1」、「2」、

「3」となるカウント値が順次出力される。そして、ス タートアドレス+アドレス整数部+補間カウント値なる 4点分のアドレスデータはゲート回路51を介して波形 メモリ6へ供給される。前述した通り、読み出される波 形データのアドレスは、各時分割チャンネルのスタート アドレスとラッチ回路45にラッチされたアドレスの和 に、セレクタ43と補間カウンタ49から供給される総 30 合値「-3」、「-2」、「-1」、「0」を加算した アドレスである。

【0077】波形メモリ6からは上記アドレスデータに 従って波形データ(4点分)が読み出され、音源8の補 間部19へ供給される。補間部19では、この場合、4 点補間であるので、係数メモリ103から出力される係 数(4点分)がセレクタ105から順次出力され、乗算 器107へ供給される。また、補間部19の遅延回路1 06には、上述した波形メモリ6から読み出された4点 分の波形データが順次供給される。したがって、各時分 割チャンネルの4つのスロットで読み出された波形デー タは、乗算器107において、上記対応する係数が乗算 された後、補間累算器108で累算され、各時分割チャ ンネルの補間された波形データとして図1に示すエンベ ロープ乗算部21へ供給される。このタイミングは、図 12の「4点補間時」に示されている。

【0078】一方、エンベロープ発生部20では、エン ベローブ制御レジスター7から供給されるエンベローブ 制御信号に応じて、32チャンネル分のエンベローフか 順次生成され、該エンバローフは上記エンペローフ発生 50 入力するアトレスとしては、加算器47の加算値!

乗算部21へ供給される。そして、エンベロープ乗算部 21において、各時分割チャンネル毎に上記補間された 波形データに、上記エンベローブが付与され、チャンネ ル累算部22において、32チャンネル分の波形データ がミキシングされて、1サンプリング周期毎のミキシン グ波形データとなり、DAC23によりアナログ信号に 変換された後、サウンドシステム10において楽音とし て発音される。なお、上述したケースAの構成では、発 音される楽音のビッチに制限はない。

[0079](8-2) f-AB

次に、図2(b)に示すように、外付け回路7を装着せ ず、かつ、2つの音源8a,8bで発音する場合につい て説明する。この場合には、マスター側の音源8 a に対 しては、外付け指示信号OP=0、チップ信号C2= 1、およびマスター信号MC=1となる一方、スレーブ 側の音源8bに対しては、外付け指示信号〇P=〇、チ ップ信号C2=1、およびマスター信号MC=0とな る。この場合は、2点補間(全時分割チャンネルの信号 P2が全て「1」)で、64チャンネル分の発音が行な 20 われる。この場合も、ケースAと同様に圧縮波形データ は用いられない(信号COMPは全て「OI)。また、 各音源8a,8bにおけるアドレス発生部18における ラッチ回路45までの動作は、前述した場合と同一であ るので説明を省略する。

【0080】先に説明したように、2点補間の時分割チ ャンネル (P2が「1」) については、セレクタ43で 必ず「-2」が選択される。また、圧縮波形は用いられ ないので、シフトダウン部48は、入力するアドレスを そのまま出力する。結局、シフトダウン部48の出力す るアドレスは、ラッチ回路45にラッチされたアドレス にセレクタ43の出力する「-2」を加算した値にな る。ケースBのこれ以降の説明において、2音源構成の 各音源の構成要件は、添字a, hによって区別すること とする。

【0081】まず、マスター側の音源8aでは、アドレ ス発生部18aの加算器50aにおいて、アドレス整数 部にスタートアドレスと補間カウンタからの補間カウン ト値とが加算され、ゲート回路51aへ供給される。こ の場合、2点補間であるため、補間カウンタ49 aから は、「0」、「1」、「0」、「1」となるカウント値 が出力される。また、音源が2つあるため(信号C2が 1])、マスター側のゲート回路51aは前半の2点 分の期間のみ開状態となり、タイムスロットT1、T2 の2点分のアドレスデータが波形メモリ6へ供給され る。一方、スレーブ側の音源8 b においては、ゲート回 路51 h が後半の2点分の期間のみ開状態となるため、 タイムスロットT3、T4の2点分のアドレスデータが 波形メモリ6へ供給される。

【0082】つまり、ゲート回路51aおよび51bに

2」も含めて、ラッチ回路45にラッチしたアドレスに 対し「-2」、「-1」、「-2」、「-1」した値 が、T1~T4のタイムスロットにて供給されている。 マスター側のゲート回路51aではこのうちの前半の2 スロット分を出力し、スレーブ側のゲート回路51bで は後半の2スロット分を出力する訳であるが、マスター 側もスレーブ側もそれぞれに許された波形メモリの2ス ロット分のアクセス時間において、ラッチ回路45にラ ッチしたアドレスに対し「-2」、「-1」した2つの アドレスを出力している。

【0083】波形メモリ6からはマスター側の出力した 前2つと、スレーブ側の出力した後2つの4スロット分 のアドレスデータに従って、4点分の波形データが読み 出され、マスター側の音源8aの補間部19aへ供給さ れるとともに、スレーブ側の音源8bの補間部19bへ 供給される。この場合、マスター側の補間部19aで は、マスター信号MCが「1」であるため、タイムスロ ットT1においては、セレクタ105からピット反転器 104が出力するビット反転されたアドレス小数部が出 力され、また、第2のタイムスロットT2においては、 直接供給されるアドレス小数部が出力される。この操作 により、マスター側の音源8aに対する2点補間の係数 が供給され、残りのT3とT4のタイムスロットでは、 セレクタ105はいずれの入力も選択しない(すなわ ち、「0」を出力する)。

【0084】同様に、スレーブ側の補間部19bでは、 マスター信号MCが「O」であるため、前半のT1とT 2のタイムスロットでは「0」を出力し、さらにタイム スロットT3においては、ビット反転器104から供給 されるビット反転されたアドレス小数部が出力され、ま た、次のタイムスロットT4においては、直接供給され るアドレス小数部が出力される。この操作により、1チ ャンネルの4スロットのうちの後半2スロットにおいて スレーブ側の音源8bに対する2点補間の係数が供給さ

【0085】一方、マスター側の補間部19aの遅延回 路106aには、上述した波形メモリ6から読み出され た4点分の波形データが順次供給される。そのうちの前 半の2スロットで供給される2点分の波形データに対 乗算された後、補間累算器108aによって累算され、 補間された波形データとして図1に示すエンベロープ乗 算部21aへ供給される。同様に、スレーブ側では、波 形メモリ6から読み出された波形データのうち、後半の 2スロットに読み出された2点分の波形データに対し て、乗算器107bにおいて、上記対応する補間係数が 乗算された後、補間累算器108 bによって累算され、 補間された波形データとして、音源8 bのエンベローブ 乗算部21 bへ供給される。

[0086]また、各音源8a、8hでは、エンベロー 50 【0090】そして、第4のタイムスロット下4におい

プ発生部20a、20bにおいて、エンベロープ制御レ ジスタ17a、17bから供給されるエンベロープ制御 信号に応じて、各32チャンネル分のエンベロープ(合 計64チャンネル)が順次生成され、該エンバロープは 上記エンベロープ発生乗算部21a,21bへ供給され る。そして、エンベロープ乗算部21a、21bにおい て、各時分割チャンネルの上記補間された波形データ に、上記エンベローブが付与され、チャンネル累算部2 2a, 22bにおいて、32チャンネル分の波形データ 10 がミキシングされて、DAC23a、23hによりアナ ログ信号に変換された後、サウンドシステム10a,1 () りにおいて楽音として発音される。なお、上述したケ ースBの構成では、発音される楽音のピッチに制限はな

26

【0087】(8-3)ケースC

次に、図2(c)に示すように、1つの音源8に対し て、外付け回路7を1つ装着した場合について説明す る。この場合には、外付け指示信号OP=1、チップ信 号C2=0、およびマスター信号MC=1となり、4点 20 補間で、32チャンネル分の発音が行なわれる。なお、 この場合には外付け回路7が装着されているので、各時 分割チャンネルで非圧縮波形データもしくは圧縮波形デ ータの双方に対して楽音の発音が可能である。

【0088】まず、アドレス発生部18では、オフセッ ト発生部36に供給される外付け指示信号OPが「2」 となるため、タイムスロットT1~T4において出力さ れるオフセット値は、順次、「+4」、「+2」、 「O」、「+4」となる。したがって、アドレスRAM 38においては、第1のタイムスロットT1において、 4 チャンネル分先のチャンネルのアドレスデータがアド レスRAM38から読み出され、出力端DOからラッチ 回路39にラッチされる。

【0089】次に、次の第2のタイムスロットT2にお

いては、オフセット値が「2」であるため、2チャンネ ル分先のアドレス整数部がアドレスRAM38から読み 出され、ラッチ回路45にラッチされる。そして、第3 のタイムスロットT3においては、オフセット値が 「0」であるため、自身のチャンネルのアドレス小数部 がアドレスRAM38から読み出されて、ラッチ回路4 し、乗算器107aにおいて、上記対応する補間係数が 40 6にラッチされる。このタイムスロットT2、T3の間 に、タイムスロットT1においてラッチ回路39にラッ チされた、4チャンネル分先のアドレスデータのアドレ ス整数部が全加算器 3 1 へ供給され、アドレス小数部が 全加算器32へ供給される。そして、Fナンバ発生部3 Oからピッチデータに従って読み出されたFナンバと加 算されて、更新されたアドレスデータ(整数部、小数 部)は、アドレス制御部34にて、制御データに応じた 制御を施された後に、アドレスRAM38の入力端DI へ供給される。

て、上記更新されたアドレスデータがアドレスRAM3 8の4チャンネル分先のチャンネルに相当するアドレス に格納される。すなわち、この場合には、各チャンネル

のアドレスデータの更新は、4チャンネル分未来のチャ ンネル処理におけるタイムスロットT1,T4で行なわ れ、各チャンネルのアドレス整数部は、2 チャンネル分 未来のチャンネル処理におけるタイムスロットT2で出 力されるとともに、アドレス小数部は該当チャンネルの 第3のタイムスロットT3で出力される。

【0091】この場合、セレクタ43から供給されるア ドレス補正値は、各時分割チャンネルで読出す波形が圧 縮波形であるかどうか(信号COMPが「1」かどう か)で変わってくる。圧縮波形の場合、セレクタ43 は、必ず、戻り量発生部42の出力する戻り量を選択す る。一方、非圧縮波形では、2点補間も選択できるた め、セレクタ43において「-2」が選択される可能性 もあるが、通常は、補間の精度の良い4点補間を使うの で、セレクタ43では、一定値「-3」を選択出力す る。

【0092】ビット拡大部44においてビットが伸張さ れた後、加算器47へ供給される。アドレス整数部に は、上記加算器47において上記アドレス補正値が加算 される。補正されたアドレス整数部は、シフトダウン部 48に供給されるとともに、その最下位ビットは信号() DDとして、補間部19へ供給される。上記アドレス整 数部は、圧縮波形データを読み出す場合には、圧縮信号 COMPが「1」となるので、1ビット分、シフトダウ ンされた後、加算器50へ供給される。

【0093】上記2チャンネル前のアドレス整数部は、 加算器50によって、スタートアドレスと補間カウンタ からの補間カウント値とが加算され、ゲート回路51へ 供給される。この場合、音源は1チップであるため、補 間カウンタ49からは、各時分割チャンネルの4つのタ イムスロットT1~T4にわたり、順次「0」、

「1」、「2」、「3」となるカウント値が出力され る。また、ゲート回路51は全タイムスロットにわたっ て開状態となり、スタートアドレス+アドレス整数部+ 補間カウント値なる4点分のアドレスデータはゲート回 路51を介して波形メモリ6へ供給される。

【0094】前述したように、セレクタ43から供給さ れるアドレス補正値が、各時分割チャンネルで読出す波 形の圧縮状態に応じて異なっているので、ここで出力さ れる4点分のアドレスデータも、それに応じて異なった データが出力されている。まず、圧縮波形を再生中の時 分割チャンネルで出力される4点分のアドレスである。 が、先に説明したとおり、このアドレスは、既にデコー ドされた複数のサンブルのうちの最終サンフルの次の圧 縮サンフル、すなわち次にデコードすへきサンフルを含 むアドレスを先頭とする連続4アドレスになっている。

た1データの中に、該次にデコードすべきサンプルが含 まれており、さらに残り3スロットにわたり、それに引 き続く3アドレス分のデータが読みだされる。一方、非 圧縮波形を再生する時分割チャンネルの場合であるが、 この時出力される4アドレスは、そのまま、4点補間の ための4サンプルのアドレスになっている。既に説明し たように、この4アドレスは、ラッチ回路45にラッチ されたアドレスを最後の4点目のアドレスとする連続4 アドレスになっている。

28

【0095】波形メモリ6からは上記アドレスデータに 従って波形データ(4点分)が読み出され、外付け回路 7へ供給される。外付け回路7においては、信号02が 「0」であるので、遅延回路56の出力、すなわち2タ イムスロット分遅延した波形データ(4点分)がセレク タ57から出力される(図11の「復調回路入力」を参 照)。次に、圧縮波形を再生中の時分割チャンネルにお けるセレクタ58の動作を説明する。セレクタ58から は、信号〇DDが「〇」のときには、該時分割チャンネ ルの4タイムスロットで、順次、入力端A. D. C. E の順で波形データが出力される。この結果、図7(a) に示すように、順次、第1の波形データ(1)、第2の 波形データ(11)、次に、第3の波形データ(11 1)、そして、第4の波形データ(1V)が出力され。 る。これに対して、信号ODDが「1」のときには、セ レクタからは、同4タイムスロットで、入力端B、A、 D. Cの順で波形データが出力される。セレクタ58か ら出力された波形データ(各8ビット)は、順次、ノン リニア拡張部63へ供給され、16ビットデータに変換 された後、図8に示す復調回路64へ供給される。

【0096】一方、セレクタ57から非圧縮波形が出力 される時分割チャンネルにおいては、セレクタ58が入 力端Aを選択出力すると共に、ゲート62が開かれ、セ レクタ57の出力する下位8ビットと、ゲート62の出 力する上位8ビットが台成され、セレクタ57の出力し た16ビットのデータがそのままノンリニア拡張部63 に供給される。ノンリニア拡張部63は、この16ビッ トの非圧縮波形に対しては、何も処理も施せずそのまま 復調回路64に出力する。

【0097】2次LPCの圧縮波形を再生する時分割チ 40 ャンネルにおける復調回路64の動作を説明する。復調 回路64では、1つ過去のチャンネルの再生処理におい て、バッファRAM70から既に再生済の波形データの うちの最後の4点分が読み出されて、新しい順に、順次 ラッチ71、72、73、74に保持されている。そし て、セレクタ75~78における現チャンネルの第1の タイムスロットにおいて、下段のセレクタ75~78が 第1の人力端(上段の入力端)、すなわち上記ラッチで 1~74によって保持された波形データを順次後段の遅 延回路83~86へ出力する(図11の「セレクタa」 つまり、各時分割チャンネルの最初のスロットで読まれ「50」の「上」を参照)。各セレクタ75~78から出力され

たデータは、遅延回路83~86によって1タイムスロ ット分遅延された後、再び、前段のセレクタの第3の入 力端へ供給される。特に、セレクタ75、76の出力 は、乗算器87、88において、係数A0、A1が乗算さ れた後、加算器89で加算され、ゲート90(圧縮波形 の場合、オープン)、加算器91を介して、遅延回路9 2により遅延された後、セレクタ75の第2の入力端へ 供給される。

【0098】前述したように、セレクタ75で選択出力 されているデータは、1つ前に復調再生された波形デー 10 タであり、セレクタ76の出力データは2つ前に復調さ れた波形データであるので、それらに係数AO、Alを 乗じて、加算器91で入力してくる圧縮波形データに加 算することにより、2次のLPC圧縮されたデータが復 調され、加算器91から復調された波形データが順次出 力される。なお、入力する波形がDPCM圧縮の圧縮波 形の場合は、その時分割チャンネルの該係数A0、A1 として、それぞれ、「1」、「0」の値を供給してやれ ばよい。

【0099】そして、次のタイムスロットにおいて、各 セレクタ75~78は、アドレス発生部18から供給さ れるインクリメント信号INC1の状態に応じて、第2 もしくは第3の入力端に供給されるデータを後段の回路 へ出力する(図11の「セレクタaのx1」を参照)。 インクリメント信号INC1が「1」のときには、第2 の入力端に供給されるデータが選択的に後段の回路へ出 力され、インクリメント信号INC1が「0」のときに は、第3の入力端に供給されるデータが選択的に後段の 回路へ出力される。すなわち、インクリメント信号IN Cが「1」のときには、データを更新する必要がある場 台であり、各セレクタの前段のディレイから供給された データを後段のディレイに出力することになる。一方、 インクリメント信号 INC1が「0」のときには、デー タを更新する必要がない場合であり、セレクタの後段の ディレイから出力されたデータを再びそのディレイに戻 し、前のタイムスロットにおいて各ディレイの出力して いたデータを再び出力することになる。以下、インクリ メント信号INC1からインクリメント信号INC3ま で、各インクリメント信号の状態に応じて上記処理が行 なわれる(図11の「セレクタa」および「インクリメ 40 ント信号 INC」を参照)。

【0100】すなわち、復調回路64の加算器91に対 し、ノンリニア拡張部からは4サンプル分の8ビット圧 縮波形データが順次供給され、一方、音源8のINC発 生部41からはデコードすべき圧縮波形データの数のパ ルスがINC信号として供給されているので、該信号Ⅰ NC1~INC3の中の「1」の信号数だけ順送りが行 われ、加算器91から出力される復調サンブルがディレ イ92を通過した後にディレイ群83~86に順次取り 込まれる。なお、下段のセレクタ75~78における当 50 補間を行うということであったので、当該時分割チャン

該時分割チャンネルの処理は、この信号INC3のタイ ムスロットで終了し、次のタイムスロットからは次の時 分割チャンネル処理に移行する。一方、上段のセレクタ 93~96においては、当該時分割チャンネルの処理 を、次の信号 INC4のタイムスロットから連続4タイ ムスロット分の期間行う。

30

【0101】そして、インクリメント信号INC4が供 給されると、上段のセレクタ93~96は、該インクリ メント信号INC4に応じて、当該タイムスロットにお いて第2もしくは第3の入力端へ下段の遅延回路83~ 86から供給されたデータを選択的に後段の遅延回路9 7~100へ出力する(図11の「セレクタb」および 「インクリメント信号 INC」を参照)。すなわち、イ ンクリメント信号 INC4が「1」のときには、データ を更新する場合であって、第2の人力端へ供給されるデ ータ、すなわち下段のディレイ92、83、84、85 の出力する波形データがそれぞれ選択的に後段の遅延回 路97~100へ出力される。一方、インクリメント信 号INC4が「0」ときには、データを更新する必要が ない場合であり、第3の入力端へ供給されるデータ、す なわち下段のディレイ83~86の出力する波形データ がそれぞれ選択的に後段の遅延回路97~100へ出力

【0102】信号INC4のタイムスロットでディレイ 97~100に取り込まれる4サンプル分の波形データ のうち、4スロットの1NC信号のうちの「1」であっ たスロット数と同じ数のサンブルが、今回の時分割チャ ンネルの処理で新たに復調されたデータであり、残りは それ以前の同時分割チャンネルの処理で既に復調されて 30 いたデータである。この、4サンプル分の再生波形デー タが、続く連続4スロットの期間にわたって、復調回路 64から出力されると同時に、当該チャンネルの過去に 再生された4サンプル分のデータとして波形サンプルバ ッファRAM70の当該チャンネルに対応した位置に順 次書き込まれる。

【0103】したがって、信号INC4の次のタイムス ロット以降、上段のセレクタ93~96は常時第1の入 力端(上段の入力端)へ供給されるデータを選択し、後 段の遅延回路97~100へ順次出力する(図11の 「セレクタり」を参照)。すなわち、セレクタ93は 「0」を出力し、セレクタ94~96は、前段の遅延回 路からのデータを後段の遅延回路へ出力する。したがっ て、最終段の遅延回路100からは、順次、復調された 4点分の波形データが古い順に出力され、バッファRA M70へ順次書き込まれるとともに、復調回路64の出 力波形データとして出力される(図11の「バッファR AM」を参照)。

【0104】次に、非圧縮波形を再生する時分割チャン ネルにおける復調部64の動作について説明する。4点 20

ネルにおいて、復調部64には、ノンリニア拡張部よ り、補間に必要な4点分のH圧縮波形データが順次供給 される。この場合、1音源構成(信号C2が「() |) で、当該チャンネルについて4点補間(信号P2が 「0」) かつ非圧縮波形(信号COMPが「0」) であ るので、 INC 信号発生部は全4 パルスを発生する。 復 調回路64の動作は、前述した圧縮波形のチャンネルの 場合と同様であるが、この場合、信号COMPが「O」 であるのでゲート90は閉じた状態となり、加算器91 からはその片方の入力に順次供給される4点分の非圧縮。 データがそのまま出力される。加算器91を通過した非 圧縮波形データは、まず、先の3点分が全て「1」であ る信号 INC1~3に応じてディレイ83~85に順送 りで取り込まれ、続く「1」の値の信号 INC4 によっ て、最後に入力される4点目の波形データと共に上段デ ィレイ97~100に取り込まれる。取り込まれた4点 分の非圧縮波形データは、圧縮波形データの場合と同じ 4スロット分のタイミングで、順次ディレイ100から 出力され、バッファRAM70に書き込まれると同時 に、復調回路64の出力波形データとして出力される。 【0105】上記復調回路64によって復調された4点 分の波形データは、図1に示す音源8の補間部19へ供 給される。この場合、4点補間であるので2点補間信号 P2が「O」となっている。したがって、補間部19の セレクタ105は、第1の入力端(上段の入力端)に供 給される係数メモリ103からの補間係数を出力する (図12の「4点補間時(P2=0)」を参照)。そし て、各波形データは、乗算器107において、上記対応 する補間係数が乗算された後、補間累算器108で累算 され、各時分割チャンネルの補間された波形データとし て図1に示すエンベロープ乗算部21へ供給される。

【0106】一方、エンベローブ発生部20では、エンベローブ制御レジスタ17から供給されるエンベローブ制御信号に応じて、32チャンネル分のエンベローブが順次生成され、該エンバローブは上記エンベローブ発生乗算部21へ供給される。そして、エンベローブ発生乗算部21において、各時分割チャンネル毎に、上記補間された波形データに、上記エンベローブが付与され、チャンネル累算部22において、32チャンネル分の波形データがミキシングされて、1サンブリング周期毎のミキシング波形データを生成し、DAC23によりアナログ信号に変換された後、サウンドシステム10において楽音として発音される。

【0107】なお、上述したケースCの構成では、16 ビットデータ(非圧縮)の場合には、発音される楽音の ビッチに制限はなく、8ビットデータ(圧縮)の場合に は、200KHzまで(すなわち、Fナンバが「4」以 下)のビッチ制限が生じる。なぜならば、本実施例で は、各時分割チャンネル毎に、最大4点の圧縮波形デー タまでしかデコードできず、かつ、圧縮波形データをデ 50

コードする時には、飛ばし読みは許されないからである。

【0108】(8-4)ケースD

次に、図2(d)に示すように、2つの音源8a,8bに対して、その各々に1つの外付け回路7a,7bを装着した場合について説明する。この場合には、マスター側の音源8aに対しては、外付け指示信号OP=2、チップ信号C2=1、およびマスター信号MC=1となる一方、スレーブ側の音源8bに対しては、外付け指示信10号OP=2、チップ信号C2=1、およびマスター信号MC=0となる。この場合、音源8a,8bでは、4点補間で、32チャンネル分の発音が行なわれ、全体として計64チャンネル分の発音が行なわれる。

【0109】まず、マスター側の音源8aにおけるアドレス発生部18aでは、オフセット発生部36aに供給される外付け指示信号OPが「2」となるため、タイムスロットT1~T4において出力されるオフセット値は、順次、「+4」、「+2」、「0」、「+4」となる。したがって、タイムスロットT1においては、4チャンネル分先のチャンネルのアドレスデータがアドレスRAM38aから読み出され、ラッチ回路32aによってラッチされる。

【0110】次に、タイムスロットT2においては、オ フセット値が「2」であるため、2チャンネル先のアド レス整数部がアドレスRAM38aから読み出され、ラ ッチ回路39aによってラッチされる。そして、タイム スロットT3においては、オフセット値が「0」である ため、自身のチャンネルのアドレス小数部がアドレスR AM38aから読み出されて、ラッチ回路46によって ラッチされる。このタイムスロットT2、T3の間に、 タイムスロットT1において、ラッチ回路39にラッチ された、4チャンネル分先のアドレスデータは、そのア ドレス整数部が全加算器31aへ供給され、アドレス小 数部が全加算器32aへ供給される。そして、ドナンバ 発生部30aが出力するFナンバと加算されて更新さ れ、更新されたアドレスデータ(整数部、小数部)は、 アドレス制御部34aにおいて、アドレス制御データに 応じた処理を施された後、アドレスRAM38aの入力 端DIへ供給される。

【0111】そして、タイムスロットT4において、上記更新されたアドレスデータがアドレスRAM38aの4チャンネル分先のチャンネルに相当するアドレスに格納される。すなわち、この場合には、各チャンネルのアドレスデータの更新は、4チャンネル分未来のチャンネル処理におけるタイムスロットT1、T4で行なわれ、各チャンネル処理におけるタイムスロットT2で出力されるともに、そのアトレス小数部は、該当チャンネルのタイムスロットT3で出力される。

0 【0112】この構成の場合、外付け回路7a、7bの

デコード機能により圧縮波形も再生可能であり、さら に、非圧縮波形の再生において、外付け回路7a、7h から過去サンプルを供給して4点補間を行うことが可能 である(ちなみに、圧縮波形では必ず4点補間を行い、 2点補間は選択されない)。ただし、該過去サンプルの 供給において、Fナンバが「2」を越える場合は新規サ ンブルの供給が追い付かなくなるため、非圧縮波形の補 間を2点補間に設定する。また、圧縮波形のデコードに ついては、やはり新規サンブルの供給スピードの理由に の場合について、ラッチ回路45以降の働きが異なるの で、それぞれの場合について説明する。

33

【0113】まず、圧縮波形再生の場合であるが、この 時のセレクタ43aおよびシフトダウン部48aの働き は、1音源構成の場合と全く同じであり、セレクタ43 aは補正値として戻り量発生部42aの出力する戻り量 を選択出力し、シフトダウン部48aでは、1ビットの シフトダウンが行われる。半加算器33aの算出したア ドレス進み量△Ⅰは、上述した理由により値が「3」以 下に制限されており、その値 Δ 1に応じて、戻り量発生 20 ので、信号 INC3、INC4は必ず「0」になる。 部42aは、戻り量を発生するし、INC発生部41a は同数のパルスを発生する。加算器50aには、シフト ダウン部より 1 音源構成の場合と同じ値のアドレスが供 給されるが、今度の場合は信号C2が「1」であるた め、補間カウンタ49aからは1時分割チャンネルの4 スロットにわたり、「0」、「1」、「0」、「1」を 供給する。マスター側ではその内の前半の2スロットで 波形メモリをアクセスし、先程と同様、既にデコードさ れたサンブルの次の、次にデコードすべき圧縮サンブル を含む16ビットデータのアドレスと、該アドレスの次 30 のアドレスが、前半の2スロットにて順次ゲート回路5 1 a から出力され、波形メモリ6 に供給される。

【0114】次に、非圧縮波形4点補間の場合である が、通常の4点補間の場合と異なり、セレクタ43aは 戻り量発生部42aの発生する戻り量を選択出力する。 直前の圧縮波形の再生の場合と同様、半加算器33aの 算出するアドレス進み量△ 1は、値が「2」以下に制限 されており、その進み量△Ⅰに応じて、戻り量およびⅠ NC信号が生成される。加算器47aにて、ラッチ回路 45aにラッチされたアドレスに戻り量が加算され、加 40 算器47aの計算結果であるところの次に読み出すべき 非圧縮波形のアドレス (スタートアドレスからの相対ア ドレス)が出力され、該アドレスは、信号COMPが 「()」であるので、シフトダウン部48aを何ら処理を 受けることなく通過し、加算器50aに入力する。補助 カウンタ49aからは、先と同様、1時分割チャンネル の4スロットにわたり、「0」、「1」、「0」、

「1」が順次出力されており、ゲート回路51aでは、 加算器50aにおける加算結果のうちの前2スロットを 出力する。

【0115】この外付け回路7aによるサンプル供給を 受けた4点補間の場合、外付け回路7 aのバッファRA M70aの中に過去の当該時分割チャンネルで読み出し た4点分の非圧縮波形データがそのまま収納されてお り、各時分割チャンネルで新たに読み出した波形データ とバッファRAM70aの過去に読み出した4点分の波 形データから、補間に必要な4天分の波形データを得る ようになっている。ここで、加算器47の出力は、バッ ·ファRAM70aに記憶された4点分の波形データに続 よりFナンバが「3」以下に制限される。このそれぞれ 10 く、次の波形データの相対アドレスである。マスター側 の音源では、前半の2スロットを用いてバッファRAM 70 a に記憶された波形データに続く、次の波形データ とさらにその次の波形データを波形メモリ6から読み出 すようになっている。同時に、INC発生器41aから は、アドレス進み量△1に応じてインクリメント信号1 NC1~INC4を順次発生する。該信号INC1~IN C4は、その読み出された波形データのうちいくつを外 付け回路7に取り込むかを示すバルス信号である。前述 したようにアドレスの進み量△Ⅰは、「2」以下である

34

【0116】最後に、非圧縮波形を2点補間する場合で あるが、先に説明した2音源構成の場合と全く同じであ る。つまり、セレクタ43aは一定値「-2」を選択出 力し、シフトダウン部48aは入力するアドレスをその まま出力し、補間カウンタ49 a は「0」、「1」、 「①」、「〕」を出力し、ゲートはマスター側において 前半の2スロットのみ開く。したがって、動作の詳細に ついての説明は省略する。ただし、INC発生部は、通 常と異なり、マスター側にて「1」、「1」「1」、 「〕」を、スレープ側にて「0」、「0」、「1」、

「1」を、それぞれ時分割チャンネルの4スロットの期 間に出力している。このインクリメント信号は、外付け 回路7a、7bから補間部19a、19bに対し、波形 データを出力する出力タイミングを、マスター側、スレ ーブ側それぞれに適したタイミングで調整している。 【0117】一方、スレープ側の音源8bにおいても、 マスター側の音源8 a と同様の動作により、2点分のア ドレスデータが生成され、波形メモリ6へ順次供給され る。ただし、スレーブ側の音源8bでは、最終段のゲー ト回路5 1 bが後半の2 タイムスロットだけ開状態とな

とになる。 【0118】波形メモリ6からは上記アドレスデータ (マスター用の2点、スレープ用の2点) に従って波形 データが順次読み出され、前半の2点分の波形データが マスター側の音源8 a に対する外付け回路7 a へ供給さ れ、後半の2点分の波形データがスレーブ側の音源8 b

るため、後半の2点分のアドレスデータが出力されるこ

【0119】マスター側の外付け回路7aにおいては、 50 セレクタ57aで遅延回路56aの出力を選択する。一

に対する外付け回路7 bへ供給される。

方、スレーブ側ではセレクタ57bは遅延回路55bの 出力側を選択する。この様子が、図11の2チップ時 (マスター/スレーブ)に示されている。波形メモリの 各時分割チャンネルの4つのタイムスロットで取り込ま れたデータをそれぞれ1、11、111、1Vとする と、マスター側ではその前半の2スロット分のデータ 1、11、スレーブ側では後半の2スロット分のデータ Ⅰ Ⅰ Ⅰ Ⅰ Ⅰ Vをそれぞれ取り込むわけである。図 1 1 に よると、セレクタ57aの出力するデータⅠ、ⅠⅠのタ イミングと、セレクタ57bの出力するデーター」「、 1 V のタイミングが丁度同じタイミング(1時分割チャ ンネルの4スロットのうちの前半2スロット)になるよ う制御されているわけである。つまり、このセレクタう 7a、57b以降の復調回路64a、64bのところま ではマスター/スレーブとも同一のタイミングで動作し ている。

【0120】セレクタ57a、57bから出力されたデ ータは、それぞれ、その後につながるセレクタ58a、 58b~復調回路64a、64bにおいて所定の処理を 施されつつ通過するわけである。圧縮波形についてのこ この部分での処理は、既に、外付け回路7付き1音源構 成のところで述べたものと全く同じであり、説明を省略 する。

【0121】次に、非圧縮波形を再生する時分割チャン ネルの場合の説明を行う。セレクタ57a、57bを通 過した非圧縮波形の波形データは、外付け回路7付き1 音源構成のところで前述した非圧縮波形の場合と同様、 何ら処理を施されずに復調回路64a、64ヵに入力す る。4点補間と2点補間の場合がありえるが、ここまで はどちらも同じである。

【0122】先に復調回路64a、64hにおける非圧 縮波形の4点補間用過去サンブル供給の処理について説 明する。この場合、バッファRAM70a、70bには 当該時分割チャンネルで過去に読み出され補間に使用さ れた4点分の波形データが記憶されている。今回の時分 割チャンネルで波形メモリ6から読み出されたデータが 加算器91a、91bに入力する前のタイミング(図1 1のバッファRAMのDOのタイミング) において、該 4点分の波形データがバッファRAM70a、70bか ら読み出され順次ラッチ71a、71b~74a、74 bにラッチされる。ラッチされた各データは、次の図1 1のセレクタa「上」のタイミングでセレクタ75a、 75b~78a、78bにより選択され、ディレイ83 a、83b~86a、86bに供給される。

【0123】図11に示されるように、そのタイミング から、順次新たな読み出しデータが加算器91a、91 bに入力するが、この時、信号COMPが「O」である ので、ゲート90a、90bは閉じており、入力した非 圧縮波形データはそのままディレイ90a、90bにそ れそれ供給される。先に述べたとおり、インクリメント 50 Cにより、該異なるタイミングに直す処理が行われる。

信号INCとして、新たに取り込むべき波形データの数 だけバルスが供給されているので、セレクタaのX1と X2のタイミングにおいて、該信号INC1~INC2に 応じたシフトを行い(信号INC3~INC4は必ず 「〇」)、信号INC4のタイミングでセレクタ93 a、93b~96a、96bの第3の入力端からディレ イ97a、97b~100a、100bに供給され、そ の後、該上段のディレイ97a、97b~100a、1 00bで順送りすることにより、ディレイ100a、1 00bの出力がバッファRAM70a、70bに再び供 給され書込まれるとともに、復調部64a、64hの出

36

力として補間部19a、19bにそれぞれ供給される。 この出力されるデータは、結局、もともとバッファRA M70a、70bに入っていた過去に4点補間に使用し た4点分の波形データを、信号INC1~INC2に応じ て新たに波形メモリ6から読み出した波形データで更新 した4点分の波形データが、今回の補間に使用する4点 分の波形データということになり、復調部64a、64 bから出力されるとともに、次回の処理のためバッファ

RAM70a、70bに書込まれる。

【0124】次に、圧縮波形を再生している場合である が、先に説明した通り、セレクタ57a、57bの働き によりスレーブ側の入力波形のタイミングがマスター側 の1音源構成の場合と同じタイミングに揃えられ、セレ クタ58a、58bで1音源構成の場合と同じに8ビッ トデータに分離しているので、復調回路64a、64h に入る圧縮波形の態様は、先に説明した外付け回路7付 き1音源構成の場合と全く同じになる。したがって、ノ ンリニア拡張部63a、63bで拡張された圧縮波形 30 は、復調回路64a、64hにおいて、その場合と同様 に復調、出力される。

【0125】最後に、非圧縮波形を2点補間する場合に ついて説明する。上記の場合と同様、セレクタ57a、 57 bにてマスター側とスレーブ側のデータが同一タイ ミングになるように制御され、そのまま、セレクタ58 a、58 b およびゲート62 a、62 b とノンリニア拡 張部63a、63bを通過して復調回路64に入力す る。復調回路64a、64bの出力が入力する補間部1 9a、19bでは、2音源構成で外付けがある場合と無 40 い場合とで、処理のタイミングが一緒であるので、復調 回路64a、64hでは、その同一タイミング化された データを、マスター側、スレーブ側で異なるタイミング にもう一度直して出力する必要がある。この場合、復調 回路64a、64bには、1チャンネル4タイムスロッ ト分のインクリメント信号INCとして、マスター側に 1」、「1」、「1」、「1」が、スレーブ側に

「0」、「0」、「1」、「1」が供給されている。復 調回路64a、64bの各構成要素の働き自体はいまま での説明と同じであるが、このインクリメント信号 1 N

すなわち、各時分割チャンネルの4タイムスロットの前半2スロットに入っている2点分の非圧縮波形データは、マスター側復調回路64aの出口では各時分割チャンネルの前半2スロット、スレーブ側復調回路64bの出口では後半2スロットの、それぞれ異なるタイミングに入っている。

【0126】先に説明した通り、図4には、外付け回路 7有りの場合の2チャンネル時間分先に i チャンネルの アドレス発生している様子が示されている。一方、図1 1には、メモリアドレスとして、その2チャンネル時間 分先出しされたアドレスが示されており、波形メモリ6 から読み出されたデータは、このタイミングで外付け回 路7に取り込まれる。取り込まれたデータは、図11の 出力として描かれているタイミングで外付け回路7より 出力される。すなわち、この図11には、外付け回路7 に波形メモリの読み出しデータが入力されてから補間部 19に波形データが出力される間での2チャンネル分の 時間遅れが生じる様子が示されている。図4の2チャン ネル分先出しされたアドレスに対応した波形データは、 外付け回路7からそのチャンネル分後、つまり図4にお 20 ける外付け回路のない場合の読み出しタイミングと同じ タイミングにて出力される。

【0127】補間部19a、19bの各時分割チャンネ ルの4スロットの各入力タイミングにおける波形データ は、上述してきた補間の各場合ごと、外付け回路が装着 されていないときと、装着されているときとで変らな い。したがって、補間部19a、19bは、外付け回路 が装着されているか装着されていないかを気にすること なく、指定された補間方法で補間を実行し、各時分割チ ャンネル毎に1つの補間された波形データを出力する。 【0128】一方、エンベロープ発生部20aでは、エ ンベローブ制御レジスター7aから供給されるエンベロ ープ制御信号に応じて、32チャンネル分のエンベロー プが順次生成され、該エンバローブは上記エンベローブ 発生乗算部21aへ供給される。そして、エンベローブ 乗算部2 1 a において、各時分割チャンネル毎に、上記 補間された波形データに、上記エンベロープが付与さ れ、チャンネル累算部22aにおいて、32チャンネル 分の波形データがミキシングされて、DAC23aによ りアナログ信号に変換された後、サウンドシステム10 40 において楽音として発音される。

【0129】なお、上述したケースDの構成では、16ビットデータ(非圧縮)の場合には、100KHzまでのピッチ制限が生じ、8ビットデータ(圧縮)の場合には、150KHzまでのピッチ制限が生じる。また、この構成では2点補間も可能であり、この場合、16ビットデータ(非圧縮)ではピッチ制限がなくなる。また、音源を2チップとした場合には、いずれか一方にのみ、外付け回路を装着するようにしてもよい。

[0130]

【発明の効果】以上、説明したように、請求項1記載の 発明によれば、波形データを記憶する波形メモリと、複 数時分割チャンネル動作で前記波形メモリから波形デー タを順次読み出すためのアドレスを発生するアドレス発 生手段と、前記時分割チャンネルの動作の所定のタイミ ングで読み出された前記液形データに基づいて複数時分 割チャンネル分の楽音を生成する楽音生成手段とを備え る楽音発生装置において、前記楽音発生装置の構成に追 加可能であって、前記波形メモリと前記楽音生成手段と 10 の間に挿入可能で、前記波形メモリから読み出された波 形データを入力し、所定の追加処理を施した後、前記楽 音生成手段に処理済みの楽音データを供給する追加処理 手段と、前記追加処理手段の追加時、前記追加処理手段 にて生じる波形データの遅延時間分、前記アドレス発生 手段のアドレスの出力タイミングを早める先出し制御手 段とを具備するようにしたため、音源を増設しても、各

チャンネルにおいて忠実な楽音を発音できるという利点

が得られる。。 【0131】

【0132】また、<u>請求項2</u>記載の発明によれば、波形 データを記憶する波形メモリと、複数時分割チャンネル 毎にアドレスを生成し、該アドレスによって前記波形メ モリから読み出された、各時分割チャンネル毎にn個の 波形データに基ついて複数時分割チャンネル分の楽音を 生成する第1の楽音生成手段とを備える楽音発生装置に おいて、前記楽音発生装置の構成に追加可能であって、 前記第1の楽音生成手段とともに、前記波形メモリを共 用する第2の楽音生成手段と、前記第2の楽音生成手段 を追加する際に追加され、波形データを一時記憶するバ ッファであって、前記 n 個の波形データのうち、前記波 形メモリを前記第2の楽音生成手段と時分割共用するこ とによって読み出せなくなった数の波形データを供給す るバッファとを具備するようにしたため、音源を増設し ても、各チャンネルにおいて忠実な楽音を発音できると いう利点が得られる。

【0133】また、<u>請求項3</u>記載の発明によれば、<u>液形</u> <u>圧縮された圧縮液形データを記憶する液形メモリを有し、発生すべき楽音の音高に応じて順次変化する位相情報に基づいて、前記圧縮液形データを伸張することによって得られたN個の再生液形データを補間することにより、第1乃至第Mの楽音を時分割に発生するようにした楽音再生装置において、過去に伸張された最新のN個の再生液形データを前記各楽音毎に記憶可能な記憶手段と、N個の再生液形データを記憶可能な第1乃至第3の一時記憶手段と、M個の時分割チャネルを有し、(1)ある時分割チャネルにおいて、前記記憶手段に記憶された第m(1≦m≦M)の楽音についてのN個の再生液形データの時分割チャネルにおいて、前記第1の一時記憶手段に記憶された第mの楽音についてのN個の再生液形データ</u> 2の一時記憶手段に記憶された再生波形データを用いて

前記位相情報に基づいて前記波形メモリに記憶された圧

縮波形データを伸張して再生波形データを得、該再生波

形データ及び前記第2の一時記憶手段に記憶されたN個

<u>せ、(3)その次の時分割チャネルにおいて、前記第3</u>

の一時記憶手段に記憶されたN個の再生波形データを前

記第mの楽音についての再生波形データとして前記記憶

<u>手段に記憶させるものであって、上記(1)乃至(3)</u>

の処理を前記第1乃至第Mの楽音について並行して実行

させる制御手段とを具備するようにしたため、第1乃至

第3の一時記憶手段を設けることにより、各楽音毎に行

う必要がある、複数の楽音についての再生波形データを

記憶する記憶手段から再生波形を読み出す処理、再生波

形データを用いた圧縮波形データの伸張処理、および、

伸張された再生波形データを記憶手段に書き込む処理の

各処理を並行して行うことが可能となるので、処理を高

速化することができるという利点が得られる。したがっ

【図1】 本発明の一実施例の構成を示すブロック図で

音源を用いた場合の構成を示すブロック図、(b)は、

1つの波形メモリを2つの音源が共有する構成を示すブ

ロック図、(c)は、1つの波形メモリに対して1つの

音源を用いて、かつ、外付け回路を介挿した場合の構成

の音源で共有するとともに、各音源との間に外付け回路

を介挿した場合の構成を示すブロック図である。

を示すブロック図、(d)は、1つの波形メモリを2つ。

(a) は、1つの波形メモリに対して1つの

音を発音できるという利点が得られる。

【図面の簡単な説明】

ある。 【図2】

の再生波形データを前記第3の一時記憶手段に記憶さ

*【図4】 同実施例におけるアドレス発生のタミングを 説明するためのタイムチャートである。 【図5】 同実施例における外付け同路7の一構成例を

40

【図6】 同実施例における波形メモリのアドレッシン グを説明するための概念図である。

【図7】 (a)~(c)は同実施例における16ビッ トの波形メモリ6から8ビットに圧縮された波形データ の読み出し方を説明するための図である。

【図8】 同実施例における復調回路64の一構成例を 示すブロック図である。

【図9】 同実施例における補間部19の一構成例を示 すブロック図である。

【図10】 (a)は4点補間における補間係数を説明 するための図であり、(b)は2点補間における補間係 数を説明するための図である。

【図11】 同実施例における楽音発生装置の動作を説 明するためのタイミングチャートである。

【図12】 同実施例における補間部19の動作を説明 <u>て、</u>音源を増設しても、各チャンネルにおいて忠実な楽 20 するためのタイミングチャートである。

【符号の説明】

示すブロック図である。


1……鍵盤、2……音色スイッチ、3……制御部、4… …外付け指示部、5……2チップ指示部、6……波形メ モリ、7、7a,7b……外付け回路(追加処理手 段)、8,8 a……音源(楽音生成手段、第1の楽音生 成手段), 8 b ……音源(楽音生成手段、第2の楽音生 成手段) 18……アドレス発生部(アドレス発生手 段、先出し制御手段)、19……補間部、70……バッ ファRAM(バッファ、記憶手段)、71~74……ラ ッチ回路(第1の一時記憶手段)、83~86……遅延 回路(第2の一時記憶手段)、97~100……遅延回 路(第3の一時記憶手段)、87,88……乗算器(伸 張のための手段)、91……加算器(伸張のための手 段)。

【図3】 本実施例におけるアドレス発生部18の一構

成を示すブロック図である。


【図6】

8ビット圧縮波形(16ビットのメモリに記憶)



(n) = n番目の圧縮サンブル

【図10】




(a)


2点補間係数


(b)


【図1】




【図2】












【図7】




[図9]




【図3】



[図4]





【図5】





【図8】





【図12】

		入力が27°L		
4点補間時(P2=0)	1-1	Ŀ	1+1	1+2
F2=0 MC=1 F2=1 MC=0	<u>i - 1</u> ! - 1	中下00 7中00	1+1	1+2
		i ! !	補間済出力	



THIS PAGE BLANK (USPTO)